电子技术基础课件作者张志良第6章节数字逻辑基础.ppt

⒊ 逻辑代数常用公式 如果二个乘积项，其中一个乘积项的部分因子恰是另一个乘积项的补，则该乘积项中的这部分因子是多余的。 如果二个乘积项中的部分因子互补，其余部分相同，则可合并为公有因子。 如果两个乘积项中的部分因子互补（例如A和 ），而这两个乘积项中的其余因子（例如B和C）都是第三乘积项中的因子，则这个第三乘积项是多余的（例如BC）。 6. 4 逻辑函数 6.4.1 逻辑函数及其表示方法 ⒈ 逻辑函数定义 输入输出变量为逻辑变量的函数称为逻辑函数。 F＝f（A、B、C、…） ⒉ 逻辑函数的表示方法 ⑴ 真值表 真值表是将输入逻辑变量各种可能的取值和相应的函数值排列在一起而组成的表格。 n个逻辑变量可列出2n种状态，按0→（2n-1）排列，既不能遗漏，又不能重复。 例：三人多数表决逻辑。设三人为A、B、C，同意为1，不同意为0；表决为Y，有2人或2人以上同意，表决通过，通过为1，否决为0。 ⑵ 逻辑表达式 用各逻辑变量相互间与、或、非逻辑运算组合表示的逻辑函数。 如上述三人多数表决通过的逻辑表达式为： 上式表示，A、B、C三人在投票值为011、101、110、111时表决通过，即Y＝1。 书写方法：把真值表中逻辑值为1的所有项相加（逻辑或）；每一项中，A、B、C的关系为“与”，变量值为1时取原码，变量值为0时取反码。 最小项：所有输入变量的组合称为最小项 最小项特点： ① 每项都包括了所有输入逻辑变量； ② 每个逻辑变量均以原变量或反变量形式出现一次。 最小项表达式：F（A、B、C、…）＝∑mi 将最小项按序编号，并使其编号值与变量组合值对应一致，记作mi。如上述三人多数表决逻辑表达式中出现的最小项为m3、m5、m6和m7 。最小项表达式为： Y＝F（A、B、C、…）＝∑m（3，5，6，7）= m3+ m5+ m6+ m7 ⑶ 逻辑电路图 用规定的逻辑电路符号连接组成的电路图。 例：图6-8为三人多数表决逻辑电路图。 ⑷ 卡诺图 卡诺图是按一定规则画出的方格图，是真值表的另一种形式，主要用于化简逻辑函数。 ⑸ 波形图 波形图是逻辑函数输入变量每一种可能出现的取值与对应的输出值按时间顺序依次排列的图形，也称为时序图。 例：图6-9为三人多数表决逻辑函数波形图。 ⒊ 逻辑函数相等概念 若两个逻辑函数具有相同的真值表，则该两个逻辑函数相等。 若两个逻辑函数具有相同的真值表，则该两个逻辑函数相等。 6.4.2 公式法化简逻辑函数 ⒈ 并项法 利用AB＋ ＝A，消去一个互补的变量。 ⒉ 吸收法 利用A＋AB＝A，吸收多余的乘积项。 说明：若多个乘积项中有一个单独变量，那末其余含有该变量原变量的乘积项都可以被吸收。 ⒊ 消去法 利用A＋ ＝A＋B，消去多余因子。 说明：若多个乘积项中有一个是单独变量，且其余乘积项中含有该变量的反变量因子，则该反变量因子可以消去。 ⒋ 配项法 6.4.3 卡诺图化简逻辑函数 ⒈ 卡诺图 根据真值表按相邻原则排列而成的方格图。 特点： ⑴ n变量卡诺图有2n个方格，每个方格对应一个最小项； ⑵ 相邻两个方格所代表的最小项只有一个变量不同； 3变量和4变量卡诺图： ⒉ 合并卡诺圈 ⑴ 3变量卡诺圈合并 ⑵ 4变量卡诺圈合并 ⒊ 卡诺图化简逻辑函数 化简规则： ① 卡诺圈内的1方格应尽可能多，卡诺圈越大，消去的乘积项数越多。但卡诺圈内的1方格个数必须为2n个，即2、4、8、16等，不能是其他数字。 ② 卡诺圈的个数应尽可能少，卡诺圈数即与或表达式中的乘积项数。 ③ 每个卡诺圈中至少有一个1方格不属于其它卡诺圈。 ④ 不能遗漏任何一个1方格。若某个1方格不能与其它1方格合并，可单独作为一个卡诺圈； ⑶ 根据化简后的卡诺图写出与或逻辑表达式 【例6-20】化简：F（ABCD）＝∑m（0，1，3，5，6，9，11，12，13，15），写出其最简与或表达式。 解：⑴ 画出卡诺图，如图6-14a所示； ⑵ 化简卡诺图 6. 5 集成门电路 6.5.1 TTL集成门电路 TTL是三极管-三极管逻辑（Transistor-Transistor Logic）集成门电路，是双极型器件组成的门电路。 TTL门电路总体可分为54系列和74系列： 54系列为满足军用要求设计，工作温度范围-50°C～+125°C； 74系列为满足民用要求设计，工作温度范围0°C～+70°C。 每一大系列中又可分为以下几个子系列： ⑴ 74系列（基本型） ⑵ 74L系列（低功耗） ⑶ 74H系列（高速） ⑷ 74S系列（肖特基） ⑸ 74LS系列（低功耗肖特基） ⑹ 74AS系列（先进高速肖特基） ⑺ 74ALS系列（先进低功耗肖特基） ⒈ 电路组成和工作原理 由三部分组成：输入级、中间级和