电子技术基础与实训课件作者黎兆林第6章节时序逻辑电路.pptVIP

第6章 时序逻辑电路 与组合逻辑电路不同，时序逻辑电路输出端的状态不仅取决于当时的输入状态，还与电路的原状态相关。因此，时序逻辑电路（简称时序电路）能够记忆电路的原状态。从结构上来看，时序电路是由组合电路和存储电路（记忆单元）两部分组成。从信号传输过程来看，其不仅有从输入端到输出端信号的正向传送，还有从输出端到输入端的信号反馈。时序电路的结构框图如图6-1所示。 6.1 触发器 知识点 RS触发器、D触发器和JK触发器的结构、原理和性能特点。 技能点 掌握触发器的使用方法。 6.1.1 RS触发器 1、基本RS触发器 （1）电路结构和逻辑符号 RS触发器由两个与非门G1与G2交叉连接而成。其逻辑电路、逻辑符号如图6-2所示，逻辑符号中 、 输入端的非号表示输入低电平为有效信号（负脉冲触发）。Q、 是一对互补的信号输出端。通常规定，以Q端的状态作为触发器的状态，如Q =1（ = 0）时称触发器为1状态，Q = 0（ = 1）时称触发器为0状态。因此，触发器有两个稳定的状态。 （2）电路的逻辑功能 用Qn表示触发器接收输入信号之前的状态，称为现态（初态）；Qn+1表示触发器接收输入信号之后的状态，称为次