卷积码差错控制系统设计方案.docVIP

卷积码差错控制系统的设计 引言： 分组码各个码组间没有约束关系，即监督码元只监督本码组的码元有无错码。因此在解码时各个接收码组也是分别独立地进行解码的。编码定理表明分组码的码长n越长越好，而译码运算量却随着码长n的增加而增加。为了解决上述矛盾，提出了卷积码。卷积码的特点是信息进行编码时，信息组之间不是独立编码的，而是具有一定的相关性，系统译码时可以利用这种相关性进行译码。 1.卷积码 1.1卷积码的基本概念 卷积码编码时，首先将信息序列划分为长度为k的组，当前时刻编码输出不仅取决于当前输入的信息组，而且与前若干时刻的信息组有关。为了表示这种关联性，卷积码一般表示为(n，k，m)，其中，其中k为每次输入到卷积编码器的bit数，n为每个k元组码字对应的卷积码输出n元组码字，m称为约束长度，为卷积编码器的k元组的级数。与分组码一样，(n，k，m)卷积码的码率为R=k/n。卷积码将k元组输入码元编成n元组输出码元，但k和n通常很小，特别适合以串行形式进行传输，时延小。与分组码不同，卷积码编码生成的n元组元不仅与当前输入的k元组有关，还与前面m-1个输入的k元组有关，编码过程中互相关联的码元个数为n*m。卷积码的纠错性能随m的增加而增大，而差错率随N的增加而指数下降。在编码器复杂性相同的情况下，卷积码的性能优于分组码。 1.2卷积码编码器原理 卷积码编码器的一般框图如图1-1所示。输入的信息序列被分成长度为k的段，并经过串并转换输入到离散线性系统的k个输入端。该系统的输出端为n个（一般nk），且系统最大延时为m。输出的n个编码数字经过并串转换送入信道就完成了编码过程，这就是可表示为(n，k，m)码典型的卷积码。一般选n和k较小，但m值较大（m10左右）。 图1-1卷积码编码器原理框图 Figure 1-1 convolutional code encoder block diagram （3，1，2）卷积码编码器设计 2.1（3,1,2）卷积编码器设计 根据（3,1,2）条件可知，每次输入到卷积编码器的bit数k=1，每个1元组码字对应的卷积码输出n=3元组码字，约束长度m=3，即（3,1,2）卷积编码器的1元组的级数为3。故可以设计出如下图2-1所示的（3,1,2）卷积编码器。 图2-1 (3,1,2)卷积编码器 Figure 2-1 (3,1,2) convolutional encoder 2.2系统分析 图2-1给出了一个2进制卷积码的编码器。若每一时间单位输入编码器一个新的信息元，且存储器内的数据往右移一位，则一方面直接输出至信道，另一方面与前两个单位时间送入的信息元，按图中线路所确定的规则进行运算，得到此时可得两个输出（校验元），，跟虽在后面组成一个 子码送入信道。 由图2-1可知： （2-1） 下一个时间单位输入的信息元为，其相应的两个输出为： （2-2） 组成第二个子码送至信道，如此循环。在每一个时间单位，送至编码器k个信息元，编码器就送出相应的3个码元组成的一个子码送入信道。 由式（2-1），（2-2）及图2-1可知，这种卷积码编码器输出的每一个子码中的校验元，是此时刻输入的信息元与前m（这里为2）个子码中信息元的模2和，他们是线性关系，所以有这类编码器输出的卷积码是线性码。 当m=0的时候，则卷积码就可以看作是一个分组码，此时编码系统就是一个无记忆系统。 2.3假设求证 假设输入码元序列u{0110}则按照上述规则进行输出时，首先要将编码器内置0,即输入第一个0时，编码器中，均为零。 （2-3） 则编码器输出为；然后输入第二个码元1时，亦按照此原则输出 （2-4） 则编码器输出为；以此类推则可以得到，的结果，其中：=（101）和=（011）。 由于码率为1/3码率，考虑到移位寄存器清零，增加2位0输入，则有，额外的输出2个子码。 按规则解得=（010）和=（001）； 所以该编码器输出为{000，111，101，011，010，001}。 维特比 (Viterbi)译码 3.1维特比算法 维特比算法是一种动态规划算法用于寻找最有可能产生观测事件序列的维特比路径-隐含状态序列,特别是在马尔可夫信息源上下文和隐马尔可夫模型中。术语“维特比路径”和“维特比算法”也被用于寻找观察结果最有可能解释相关的动态规划算法。例如在统计句法分析中动态规划算法可以被用于发现最可能的上下文无关的派生(解析)的字符串，有时被称为“维比特分析”。维特比算法由安德鲁·维特比(Andrew Viterbi)于1967年提出，用于在数字通信链路中解卷积以消除噪音。 此算法被广泛应用于CDMA和GSM数字蜂窝网络、拨号调制解调器、卫星、深空通信和802.11无线网络中解卷积码。现今也