数字逻辑二.pptVIP

第二章：布尔代数 第二章 布尔代数 布尔代数： 用一种数学运算的代数系统描述人的逻辑思 维规律和推理过程。 逻辑代数： 将布尔代数的一些基本前提和定理应用于继 电器的分析与描述。成为二值布尔代数，或 开关代数。 逻辑代数是二值逻辑运算中的基本数学工具 逻辑代数广泛应用于数字系统的分析和设计 逻辑函数及其描述工具 数学函数： 逻辑函数： 逻辑函数的描述工具 逻辑真值表法(穷举法) Truth Table 布尔代数法（逻辑代数法Algebraic Forms of Switching Functions ） 逻辑图法 卡诺图法Karnaugh MAP 波形图法 点阵图法 硬件描述语言法 1、真值表 真值表是将输入逻辑变量的各种可能取值和相应的函数值排列在一起而组成的表格。（变量在左边，值在右边） 真值表反映逻辑函数值与输入变量的所有可能取值组合之间的对应关系。 有n个变量输入，相应有2n个取值 。 真值表的优、缺点。 例1：设计一个“少数服从 多数的”三人的表决 器。 真值表的特性 真值表是逻辑函数最基本的表达方式，具有唯一性； 由真值表可以导出逻辑表达式和卡诺图； 由真值表导出逻辑表达式的两种标准形式： 最小项之和 The canonical SOP(the Sum Of Products) 最大项之积 The canonical POS(Product Of Sums) 2、逻辑函数表达式 是由逻辑变量和“与”、“或”、“非”三种种运算符所构成的代数表达式。 逻辑函数表达式种类有： 基本式：与或式和或与式； 标准式：最小项和式及最大项积式； 一般式：除了基本式和标准式以外的逻辑式。 表达式与真值表互换 3、逻辑图 逻辑图就是根据逻辑函数的输入与输出关系，由标准逻辑符号（如与、或和非等逻辑门）及它们之间的连线而构成的电路原理图形。 4、卡诺图 是函数真值表的一种图示形式。 将该函数的全部最小项，填入特定图形相应的方格内，并使相邻最小项在方格图内的几何位置也相邻，此种方格图称为卡诺图(经常称为K-图)。 卡诺图是分析和研究逻辑函数的重要工具。 由于N个变量的逻辑函数有2n个最小项，因此N个变量的卡诺图中应有2n个方格，每个方格代表一个相应的最小项 基本逻辑运算 三种基本逻辑运算：与、或、非 1.与运算(逻辑乘) 逻辑关系：只有A、B同时为1时输出结果才为1 布尔代数表达式：F=A·B=AB 硬件描述语言(VHDL)： F=A and B 与运算 与运算 三运算符与运算 2.2 逻辑代数的基本运算 1.或运算(逻辑加) 逻辑关系：逻辑变量A或B任一为1是，逻辑函数的结果为1 布尔代数表达式：F=A+B 硬件描述语言(VHDL)： F=A or B 或运算 或运算 三运算符或运算 基本逻辑运算 1.非运算 非运算：某一逻辑函数的运算结果是逻辑变量的反向状态 逻辑图符：小圆圈“。” 布尔代数表达式： 硬件描述语言(VHDL)： F=not A 2.2.4其它常用逻辑运算 与非运算 与非运算：先与后非的运算 布尔表达式： VHDL表达式：F=not (A and B) 或非运算 或非运算：先或后非的运算 布尔表达式： VHDL表达式：F=not (A or B) 与或非运算 与或非运算是“先与后或再非”三种运算的组合 布尔表达式： VHDL表达式：F=not ((A and B) or (C and D)) 逻辑关系：当输入变量A、B同时为1或C、D同时为1时，输出F才等于0 与或非运算的真值表？ 异或运算 逻辑关系：两个输入变量值不同时F=1 布尔表达式： VHDL表达式：F=A xnor B 同或运算 逻辑关系：两个输入变量值相同时F=1 布尔表达式： VHDL表达式：F=A xor B 同或、异或运算 正逻辑、负逻辑、三态门 正逻辑：门电路的输入、输出电压的高电平定义为逻辑“1”，低电平定义为逻辑“0”。 负逻辑：门电路的输入、输出电压的低电平定义为逻辑“1”，高电平定义为逻辑“0”。 PS：同一个逻辑门电路，在正逻辑定义下如实现与门功能，在负逻辑定义下则实现或门功能。 正逻辑、负逻辑、三态门 数字系统设计中，不是采用正逻辑就是采用负逻辑，而不能混合使用。本书中采用正逻辑概念 三态门