第7章 时序逻辑电路-4.ppt

北京理工大学 信息科学学院 §7.4 实用时序逻辑电路的分析与设计 7.4.1 同步计数器和同步分频器 7.4.2 移存型计数器 7.4.3 同步序列信号发生器 7.4.4 阻塞反馈式异步计数/分频器 验证自启动性： Q2nQ1nQ0n Q2n+1Q1n+1Q0n+1 0 0 0 → 0 0 1 1 1 1 → 1 1 0 画出完整的状态图： 画出逻辑电路图： 反馈逻辑方程： 【例7.30】设计一个移存型序列信号发生器，要求它能产生“10100”的输出序列信号。 根据给定序列“10100”，确定序列周期L = 5。 k=[log2L]+1=[log25]+1=3，所以初步确定触发器个数k为3。 确定实际的k值，列出态序表： 实际的k值为4。 根据态序表画出次态卡诺图： 熟练后可直接根据态序表画出Q0n+1的卡诺图，但此时要十分地小心。即：态序表中每一行的状态编码所对应的卡诺图小格中的内容是其下一行状态编码的Q0n值。 画出完整的状态图、验证自启动性： 画出逻辑电路图： 反馈逻辑方程： ③一种特殊的移存型序列信号发生器——m序列信号发生器。 m序列信号发生器是一种特殊的移存型序列信号发生器。它的特殊性就在于：其反馈网络完全是由“异或”逻辑构成。 m序列也称最长线性序列。 一个k位(级)m序列信号发生器是由k位移位寄存器加“异或”逻辑反馈网络所构成。它所产生的序列周期为L=2k-1。 m序列信号发生器反馈网络的构成已经定型。 m序列信号发生器的设计很简单,其反馈逻辑方程的表达式可通过查表而得到。 要设计一个能产生序列长度L = 7的m序列信号发生器，则通过查表知k=3，反馈逻辑方程为： 电路的输出序列为：“1110010”,“1110010”,……。 此电路不能自启动。全0状态“000”是孤立的无效状态。 k位环形计数器由k位移位寄存器组成，其反馈逻辑方程式为：D0=Qk-1。它在所有的移存型计数器中可以说是最简单的了。 环形计数器的最大缺点就是它的状态利用率很低。k个触发器所构成的环形计数器的模为M=k，即：有效状态只有k个，而无效状态却有2k-k个。 【例7.26】设计一个能够自启动的4位环形计数器。假设循环移位“1”的循环为有效循环（主循环）。 无论以哪一个循环作为主循环（有效循环）环形计数器都不能自启动。 破一个无效循环(本题为环Ⅱ～Ⅵ中的一个)，强令其中的某个无效状态的次态为主循环中的某个有效状态。 选择欲破无效循环的原则是一要简单、二要符合移位的规律。 按状态图画出次态K图，除了无效状态“0000”以外，所有的无效状态的次态均按“约束项”处理。 导出反馈逻辑方程 根据新的反馈逻辑方程检查环形计数器的自启动性（利用“无关项取值原理”）。画出完整的状态图。 按照新的反馈逻辑方程画出可以自启动的环形计数器逻辑电路图。 (2)扭环形计数器（约翰逊计数器） 反馈逻辑方程为D0=Q3，状态方程为Q0n+1=D0=Q3，Qin+1=Di=Qi-1n（i=1～3）。 从状态图中看出，扭环形计数器有两个循环，环Ⅰ和环Ⅱ。如果以环Ⅰ作为有效循环，则环Ⅱ就是无效循环，反之亦然。它是一个模8计数器。 环Ⅰ状态编码的特点是：状态输出编码的相邻码字之间只有一位（比特）不同而其它位均相同。 由k个触发器所构成的扭环形计数器的模M为2k，即：M=2k。 扭环形计数器的反馈逻辑方程D0= Qk-1，在所有的移存型计数器中也算是很简单的了。 无论以哪一个循环作为主循环（有效循环）扭环形计数器都不能自启动。 扭环形计数器的状态利用率较之环形计数器来讲提高了一倍，即：有效状态数为2k个，而无效状态数有2k-2k个。但是，这样的状态利用率仍然不够充分。 一个k位扭环形计数器的模M=2k是一个偶数，即：它能实现偶次分频，其循环Ⅰ的输出波形是一个对称的方波。但是，通过修改反馈逻辑，一个k位扭环形计数器同样可以实现M=2k-1的奇次分频，其输出波形接近对称方波。见【例7.28】。 作业4：7-48（a），7-50，7-53 顺序脉冲发生器是一种产生多组(多路)序列信号输出的信号发生器。 1.顺序脉冲发生器 序列信号是一组由“0”或“1”电平构成的脉冲序列，而这个脉冲序列的幅度变化通常都是与某个时钟的边沿(上升沿或下降沿)相同步的。实现同步序列信号发生器的电路就是我们所熟知的同步计数器和移存型计数器，它们都是特殊形式的摩尔型状态机。由于序列信号发生器在实际应用中常具有某种特殊的用途，所以在此将其单独加以讨论。 顺序脉冲发生器是在系统时钟CP的作用下，按时钟周期输出的多路节拍控制脉冲，所以也称它为节拍脉冲发生器。 实现顺序脉冲发生