基于VHDL的时分复接器设计.docVIP

创新学分设计说明书 创新学分设计题目： 基于VHDL的时分复接器设计 学 院 名 称： 信息工程学院 专业： 通信工程 班级： 090421 学号： 姓名： 尧国振 评分： 指导教师： 韦芙芽 20 12 年 5 月 17 日 目 录 一、时分多路复用（TDM）原理………………………………………4 二、时分多路复用信号的产生模型……………………………………6 三、各功能模块的VHDL建模与程序设计…………………………… 7 1、分频器及分频器的VHDL源程序………………………………… 7 2、内码控制器…………………………………………………………9 3、译码器及其VHDL描述…………………………………………… 9 4、时序发生器及其VHDL描述………………………………………10 5、count32计数器的VHDL描述…………………………………… 12 6、nand0_1非门的VHDL描述……………………………………… 13 7、内码产生器和内码控制器