芯片设计：verilog断言(SVA)语法.docVIP

芯片设计：verilog断言（SVA）语法 ?(2014-01-23 13:51:36)  HYPERLINK javascript:; 转载▼ 标签：?  HYPERLINK /?c=blogq=verilogby=tag \t _blank verilog ?  HYPERLINK /?c=blogq=svaby=tag \t _blank sva ?  HYPERLINK /?c=blogq=assertionby=tag \t _blank assertion ?  HYPERLINK /?c=blogq=%B6%CF%D1%D4by=tag \t _blank 断言 ?  HYPERLINK /?c=blogq=itby=tag \t _blank it作者：白栎旸 ??? ????断言assertion被放在verilog设计中，方便在仿真时查看异常情况。当异常出现时，断言会报警。一般在数字电路设计中都要加入断言，断言占整个设计的比例应不少于30%。以下是断言的语法： 1. SVA的插入位置：在一个.v文件中： ????????????????module ABC (); ???????????????????rtl 代码 ???????????????????SVA断言 ????????????????endmodule ??