分支结构电路的可测性设计优化.pdfVIP

第45卷第1期 复旦学报(自然科学版) V01．45No．1 2006年2月 ofFudan Feb．2006 Journal University(NaturalScience) 文章编号：0427—7104(2006)01—0092—04 分支结构电路的可测性设计优化 应俊，柳逊，程君侠 (复旦大学专用集成电路与系统国家重点实验室，上海200433) 摘要：在硬件设计的初期可以对硬件测试中条件分支结构引起的测试向量冗余问题加以解决．以ALu为例， 提出了两种分支结构电路的可测性优化设计，通过调整分支电路的选择条件来控制测试向量的施加，在保证错 误覆盖率的同时可以明显减少不必要的测试向量． 关键词：集成电路；分支结构；可测性设计；内建自测试；测试向量；故障覆盖率 中图分类号：TN402 文献标识码：A 伴随着半导体技术向深亚微米的迅速发展．芯片规模变大，控制和观察芯片内的信号变得非常困难， 可控性和客观性的下降使得电路测试的成本相应增加． for 可测性(design inself 种：一种是扫描电路scan)，另一种是内建自测试设计(built 试方法，它可以有效减少测试开销． 在数字电路设计中，现在更多的是通过抽象级很高的硬件描述语言来完成．行为级描述中会涉及大量 不合理的问题．本文讨论的方法是在电路设计的行为级描述阶段就加以可测性的改进，从而有效提高故障 覆盖率并减少测试向量…． 1分支结构的测试问题 A_i。put BIST是DFT的一种，在大规模集成电路中得到了广 泛应用．BIsr系统包含测试向量发生器、待测电路、输出 响应分析器．其中测试向量发生器通常由线性反馈移位 feedbackshift 寄存器(1inear register，㈣)实现，它可以 产生一系列伪随机数作为测试向量． 在分支结构电路中，BIST测试方法通常会遇到这样 的问题．因为条件判断的关系，分支结构的各个分支单元 是无法同时进行测试的，需要分别对各个单元逐个施加 2’bOO：OUt=A+B 测试向量并观察结果．这就带来了测试向量分配的问题， 2’b0l：out=-A—B 2’b10：out=-A+B 因为对一个单元测试向量分配过多会造成资源浪费，过 2’b1l：out=AB 少会影响故障覆盖率． endcase 以图1的8位ALU为例，该ALU是典型的case语 图18位ALU电路结构 句分支条件结构．在进行自测试的时候，一般采用具有最 Fig．1Thecircuitof8bitALU 大周期的16位LFSR所产生的伪随机数作为ALU的输 入信号．在这里控制信号C也是由LFSR得到． C的输入决定了哪一个运算单元的运算结果将会在out端被观察到．如果C的输人为伪随机数，由于 收稿日期：2004—12—07 作者简介：应俊，男，(1980一)，硕士研究生 第1期 应俊等：分支结构电路的可测性设计优化 93 伪随机数的特性，则每一个运算单元被选择的概率均为25％，但实际上这是不合理的．对一个8位ALu 的各个分支模块进行了故障检测的仿