计算机组成原理.王诚.刘卫东 5_3.pptxVIP

第四单元 输入/输出系统和设备刘卫东liuwd@tsinghua.edu.cn教学内容安排第一讲 输入/输出系统概述和输入/输出方式第二讲 总线第三讲 接口电路第四讲 输入设备和输出设备第五讲 本单元小结及考试说明第三讲 接口电路设计2003年11月主要教学内容接口电路的作用接口电路的一般组成串行接口并行接口USB接口SCSI接口输入/输出系统控制方式：处理器如何管理设备总线：数据发送和通信接口：总线和设备的连接连接总线和设备（对设备提供编码）接收处理器（主设备）的命令，并提交给外部设备，同时，为主设备提供外部设备的状态数据缓冲对主设备屏蔽外部设备的差异（一种接口可以连接多种类型的设备）设备：完成输入/输出任务接口的基本功能提供主机识别（指定、找到）使用的I/O设备的支持（为每个设备规定几个地址码或编号）建立主机和设备之间的控制与通信机制提供主机和设备之间信息交换过程中的数据缓冲机构提供主机和设备之间信息交换过程中的其他特别需求支持通用可编程接口电路通用能有多种用法与入/出功能可编程能通过指令指定接口的功能和运行控制参数接口内部组成设备识别电路数据缓冲寄存器（输入/输出）控制寄存器状态寄存器中断电路其他电路8251的基本功能可用于同步或异步传送同步传送时 每字可为５～８bits，可用内或外同步，能自动插入同步字符。异步传送时 每字可为５～８bits，接收和发送时钟可为1，16或64倍的波特率。可产生中止字符并自动检测和处理。可用1，1.５或２位停止位。能检测假启动完全双工，双缓冲的发送器和接受器。具有检测奇偶错，数据丢失错和帧错的能力。全部入／出信号为 TTL 电平Ｉ／Ｏ缓冲器RESETCLKC/ D/RD/WR/CSＴxＤ读／写控制逻辑发送器P-S发送控制TxETxRDY／TxCRxRDY接收控制接收器S-P/DTR/DSR/RTS/CTS调制／解调器控制/RxCＲxＤD7~D0（外部数据总线） 接受数据缓冲器状态缓冲器发送数据／命令缓冲器CPU接口CPU接口串行并行接口CPU终端1、1.5、2位1位…...标识态数据位，如 8 位一次完整的数据传送时间串行异步传送中的有关概念串行：异步、同步：单工，半双工，全双工：停止位：数据位：起始位：奇偶校验：传送的波特率：波特率因子：数据采样：方式命令字的格式D7D6D5D4D3D2D1D0Y( D1D0 = 00 )N ( D1 D00 0 ) TxC , RxC 同步?规定帧控制确定字符长度波特率因子D6: 外同步检测0 内同步00无效00 5bits00 同步方式 SYNDET为输入01 1个 停止位01 6bits01 异步1倍10 1.5个停止位1 外同步10 7bits10 异步16倍SYNDET为输出11 2个 停止位11 8bits11 异步64倍对奇偶校验的规定D7: 同步字符 X0不校验 0 双同步字符01奇校验1 单同步字符11偶校验工作命令字的格式D0D7D6D5D4D3D2D1EHIRRTSERSBBKRxEDTRTxEN发送器使能信号，1有效使三个出错标志位复位接收器使能信号，1有效请求发送信号，使出 为低数据终端就绪，使出 为低发包 信号发软 信号BREAKRESET/DTR/RTS接口状态寄存器的内容格式D0D7D6D5D4D3D2D1TxETxRDYSYNDETOEDSRFEPERxRDY并到串的发送器空，1有效发送器就绪信号，1有效接收器就绪信号，1有效数据设备就绪，1有效奇偶错数据帧错溢出错INTEL 8251 串行接口芯片 1 D2 D1 28 2 D3 D0 27 3 RXD VCC 26 4 GRD /RX C 25 5 D4 /DTR 24 6 D5 /RTS 23 7 D6 /DSR 22 8 D7 RESET 21 9 /TXC CLK 20 10 /WR TX D 19 11 /CS TX EMPTY 18 12 C/ D /CTS 17 13 /RD SYNDET/BD 16 14 RXRDY TXRDY 15D7~D0 : I/O数据CLK： 主时钟/RxC,RxD: 接收时