【精选】8.3CMOS静态门电路的功耗.ppt

CMOS静态门电路的功耗 内容提要 功耗的组成 静态功耗及减小措施举例 动态功耗及减小措施举例 CMOS静态门电路的小结 电路中通常用时钟频率fclk 减少毛刺和竞争冒险 作业： 名词解释：静态功耗，动态功耗 简述CMOS反相器功耗的构成。 * * 半导体 集成电路 CL Vdd VDD 0 t V 1.当输入信号为0时： 输出保持1不变，没有电荷转移 3.当输入信号从0－1(发生跳变)时： 输出从“1”转变为“0”, 有电荷转移 0 1 2.当输入信号为VDD时： 输出保持0不变，没有电荷转移 CMOS反相器的功耗 动态功耗 静态功耗 CMOS反相器的功耗 功耗组成： 1. 静态功耗 2. 动态功耗 1.静态功耗PS 输入 输出 输出 在输入为0或1（VDD)时，两个MOS管中总是一个截止一个导通，因此没有从VDD到VSS的直流通路，也没有电流流入栅极，因此其静态电流和功耗几乎为0。 Vin Vout 常规 对于深亚微米器件，存在泄漏电流Ileakage VDD Ileakage Vout 漏极扩散结漏电流 亚阈值漏电流 栅极漏电流 随着特征尺寸的减小，泄漏电流功耗变得不可忽视，减小泄漏电流功耗是目前的研究热点之一。 Ipn=A?JS 由越过沟道区的少数载流子扩散电流引起的 反向偏置二极管漏电流 亚阈值漏电流 源极(S) 漏极(D) 栅极(G) VG VD ID 由少数载流子的扩散引起，类似横向晶体管 －0.1～0.1之间 亚阈值振幅系数 VT降低，Isub增大 但VT增加，速度减慢 存在速度和功耗的折中考虑 降低待机功耗的方法举例： 正常工作时采用低阈值电压，以减少CMOS电路的延迟时间 待机时采用高阈值电压，以减少CMOS电路的泄漏电流 保持速度性能的基础上， 大幅度降低功耗 高Vt 低Vt VDD VSS SL 低阈值逻辑电路 电路工作时导通，待机时截止 2.动态功耗PD VIL VIH Vin Vout 0 VDD VDD (1) (2) (3) (4) (5) N截止 P非饱和 N饱和 P非饱和 N非饱和 P饱和 N非饱和 P截止 1. 短路电流功耗：在输入从0到1或者从1到0瞬变过程中，NMOS管和PMOS管都处于导通状态，此时存在一个窄的从VDD到VSS的电流脉冲，由此引起的功耗叫短路电流功耗。 CL Vdd 通常（开关频率较低时）为动态功耗的主要组成部分 2. 瞬态功耗：在电路开关动作时，对输出端负载电容进行放电引起的功耗。 短路电流功耗 Vin Vout CL Vdd Vout iC tp 瞬态功耗 Vin Vout CL Vdd E=CLVDD2 Pdyn=E*f=CLVDD2f 为减小功耗需要减小CL ,VDD 和f 动态（翻转）的能量和功耗：与驱动器件的电阻无关 每次翻转消耗的能量E 反相器的平均转换频率 Pdyn=αCLVDD2fclk 开关活动因子 clk out α=25% 降低动态功耗的基本原则 降低电源电压 降低开关活动性 减少实际电容 尽量降低电路门数 双电源LSI设计技术 F/F F/F F/F F/F F/F F/F F/F F/F F/F F/F FF_A FF_B 对于非关键路径采用低电源电压 降低电源电压举例 小振幅数据通路技术 数据通路信号的振幅减低 在数据表现形式上下功夫，减少信号的迁移几率 在不变更系统结构的基础上，采用专用数据通路(LVDS)， 以减少电路规模 低电压差分信号 降低电源电压举例 降低开关活动性举例 设计时，使各支路的延时尽可能平衡 CMOS静态逻辑门的小结 MOS反相器的静态特性 逻辑门的输入输出电平 逻辑门的噪声容限 逻辑门的逻辑阈值 MOS反相器的动态特性 逻辑门的开关特性 逻辑门的功耗 CMOS静态逻辑门的小结 复合CMOS逻辑门的构成 P网 N网 NMOS、PMOS互补：（并联《====》串联） NMOS? 输出为“0” PMOS? 输出为“1” 生成电路为负逻辑： 组成AND和OR时， 加一反向器。 晶体管数为： 输入端 子数的两倍。 * *