《计算机组成原理》第3版PPT电子课件教案-第三章 存贮系统.ppt

2.闪速存贮器(Flash Memory) P94 (1)什么是闪速存贮器？是一种高密度、非易失性的可读/可写半导体存贮器。闪速存贮器不是用紫外线光照射可擦除，而是在E-PROM的沟道氧化物处理的工艺中，特别适合实施电可擦除和编程多次数能力设计的存贮器。 (2)闪速存贮器明显特点：P95 1)非易失性。断电信息保存。 2)廉价的高密度。相同容量闪速存贮器比SRAM成本低的多，和DRAM成本基本相近，节省了后援存贮器(磁盘)额外的费用和空间。 3)可直接执行。闪速存贮器直接和CPU相连。把闪速存贮器拆下，装入另外的CPU,直接可以使用。省去了从磁盘到RAM的加载步骤。 4)固态性能。它是一种低功耗、高密度而且没有机电移动装置的半导体技术，适合便携式的微计算机系统，替代磁盘的一种理想的工具。 (3)闪速存贮器的逻辑结构(简单介绍） P95 图3.25 28F256A (32K?8)逻辑框图 动画演习三上(14)。 闪速存贮器是在EPROM的基础上增加一个电路电擦除和重新编程的指令寄存器。其它和EPROM相同。 指令寄存器的功能： 1)保证TTL电平的控制信号输入。 2)在擦除和编程过程中稳定供电。 3)最大限度的与EPROM兼容。 Vpp=5V, 28F256A闪速存贮器，是一个只读存贮器； Vpp=12V，高电平, 28F256A闪速存贮器，通过指令寄存器，可以实现存贮器的内容变更，是一个可写存贮器。 (4)闪速存贮器与CPU的连接 P97 图3.26 (a) (b) 动画演习三上(15)。 3.4 高速存贮器 提高主存贮器的速度的方法：P98 (1)采用更高速的存贮器芯片，每次读写更长的字。 (2)采用并行操作的双端口存贮器 (3)在CPU和主存之间插入一个高速缓冲存贮器(Cache). (4)在每个存贮器周期中，存取多个字。 下面介绍双端口存贮器，多模块交叉存贮器，相联存贮器， 2.双端口存贮器 P98 什么是双端口存贮器？ 同一个存贮器具有两组独立读写控制线路的存贮器，是一种高速的存贮器。 (2)双端口存贮器的逻辑结构 P98 图3.27 2K?16 SRAM (IDT7133)（地址线A10~0,共11根） (3)双端口存贮器工作原理。动画演习三上(16)。 1)无冲突的读写控制 当两个端口的地址不相同时，一定不发生冲突。任一端口选中，就可对整个存贮器进行存取操作。 2)有冲突的读写控制 当两个端口同时存取存贮器同一存贮单元时，便发生读写冲突。为了解决此问题，端口设置左右BUSYL和BUSYR, 在这种情况下，芯片上的判断逻辑决定哪个端口优先进行读写操作。例如：BUSYL ＝1 ,BUSYR ＝0，则左端口进行读写操作，关闭右端口；直至左端口操作完成，才将延时的右端口的BUSYR＝1,开放右端口进行读写操作。 3.多模块交叉存贮器 P100 解决的主要问题：多个请求源同时访问主存，减慢了存贮周期。 (1)什么是多模块？把一个主存存贮器体分成若干个独立的模块体，每个独立模块体自己独立读写控制线路。 (2)多模块地址划分两种组织方式：P101 图3.29(a) (b) 动画演习三上(17)。 例如：设一个主存有32个单元，现分成4个模块体。每个模块体8个单元。 1)顺序方式(图3.29(a) )：访问地址按顺序分配给一个模块后，接着又为下一个模块分配地址。 设访问主存的地址共5位： ??? ?? 决定模块号 决定模块内地址 例：设访问主存地址20,求访问模块号和它的地址? 20=10 100B,所以，访问m2,它的体内地址为4。 反过来，现访问m3,体内地址为5, 求访问主存地址？ D= 11 101B=29 缺点：各模块一个接一个串行工作，执行程序不能多个模块同时工作，影响了存贮器的带宽(速度比较慢)。 2)交叉方式(图3.29(b) ):把主存的0~m-1地址单元以次分配给m0~mm-1的0号单元，接着主存的m~2m-1地址单元以次分配给m0~mm-1的1号单元，…。 若m=4,共32个单元， 设访问主存的地址共5位： ?? ??? 决定模块号 决定模块内地址 例：设访问主存地址20,求访问模块号和它的地址。 20=101 00B,所以，访问m0,体内地址为5。 反过来，现访问m3,体内地址为5,求访问主存地址。 D= 101 11B=23。 一般情况下，采用交叉方式，设m个模块体，访问主存地址为N。 则访问模块号＝ N(mod m); 访问模块内的地址＝ (N/m)取整运算。 为了方便实现N(mod m)和（N/m取整运算；一般取m=2k （可以不必再做除法运算） 访问主存的地址N=