EDA技术_3_1.ppt

3.1.2 VHDL的历史 80 年代初由美国国防部在实施超高速 集成电路（VHSIC）项目时开发的。 1987年：IEEE1076-1987标准 1993年：IEEE1076-1993标准 2001年：IEEE1076-2001标准 VHDL获得广泛支持 3）VHDL与电原理图描述的比较： VHDL具有较强的抽象描述能力，可进行系统 行为级别的描述。描述更简洁，效率更高。 VHDL描述与实现工艺无关。 电原理图描述必须给出完整的、具体的电路 结构图，不能进行描象描述。描述繁杂，效率低。 电原理图描述与实现工艺有关。 3.1.5 VHDL与其它硬件描述语言的比较 VHDL： 系统级抽象描述能力强，适合行为级和 RTL 级的描述。涉及电路细节少，工作量少，效率高。 IEEE标准，支持广泛。 对综合器要求高，不易控制底层电路的生成。 VHDL语言的一些基本特点： VHDL语言由保留关键字组成； 一般，VHDL语言对字母大小写不敏感； 例外：‘ ’、“ ”所括的字符、字符串； 每条VHDL语句由一个分号（；）结束； VHDL语言对空格不敏感，增加可读性； 在“--”之后的是VHDL的注释语句； VHDL有以下描述风格： 行为描述； 数据流（寄存器传输RTL）描述； 结构化描述； （2）STD 库（默认库） 库中程序包为：standard， 定义最基本的数据类型： Bit，bit_vector ，Boolean， Integer，Real，and Time 注：Type BIT 2 logic value system (‘0’, ‘1’) （3）面向ASIC的库 （4）WORK库（默认库） （5）用户定义库 2 选 1 选择器： 重载操作符定义： 对已存在的操作符重新定义，使其能进行不 同类型操作数、或相同新类型操作数之间的运算， 称为重载操作符。 定义重载操作符的函数称为重载函数。 重载操作符由原操作符加双引号表示。如 “+” 重载操作符的定义见 IEEE 库的程序包： std_logic_arith、 std_logic_unsigned、 std_logic_signed 重载操作符的使用： SUBTYPE语句格式： 例： subtype digits is integer range 0 to 9; 由subtype 语句定义的数据类型称为子类型。 subtype 子类型名 is 基本数据类型 约束范围； 1）枚举类型 枚举该类型的所有可能的值。格式： 如： type std_ulogic is (‘U’，‘X’，‘0’，‘1’，‘Z’， ‘W’，‘L’，‘H’，‘-’) 如： type color is (blue, green, yellow, red)； type my_logic is (‘0’, ‘1’, ‘U’, ‘Z’)； variable hue : color； signal sig : my_logic； hue := blue； sig = ‘Z’； type 类型名称 is (枚举文字{，枚举文字}）； 枚举类型的编码： 综合器自动实现枚举类型元素的编码，一 般将第一个枚举量（最左边）编码为0，以后的 依次加1。编码用位矢量表示 ，位矢量的长度 将取所需表达的所有枚举元素的最小值。 如： type color is (blue, green, yellow, red)； 编码为： blue=“00”;