数字电子技术基础第3版李庆常第5章节触发器.pptVIP

作业 5-3，5-7， 5-9，5-12， 5-13 Q1，Q3，Q7，Q10， 5-17，5-19 5.1 概述 在数字系统中，不但要对数字信号进行算术运算和逻辑运算，而且需要将数据和运算结果等信息保存起来，这就需要具有记忆功能的逻辑单元。 能够存储1位二进制数字信号的基本单元电路叫做触发器。 触发器是构成各种复杂数字系统的基本逻辑单元。 2. 工作原理 定义Q＝1、Q＝0为1状态， Q＝0、Q ＝l为0状态。 3 . 逻辑功能 （1）置1功能 当 时，电路为置1状态。 （2）置0功能 当 时，电路为置0状态。 （2）保持功能 当 时，电路为置0状态。 （2）不定状态 当 时，电路为置0状态。 4. 波形图 为了以后分析方便，规定：触发器在接收信号之前所处的状态称为原态/初态，用Qn表示；触发器在接收信号之后建立的新的稳定状态，叫做次态/新态，用Qn+1表示。 显然，触发器的次态 Qn+1是由输入信号和原态Qn的取值情况所决定。 6. 或非门组成基本RS触发器 基本RS触发器也可以用两个或非门构成，其逻辑电路图和逻辑符号如下所示 ，其直接置位端和复位端高电平有效。 7. 基本RS触发器动作特点 小结：分析触发器 置位和复位端及其有效状态。 特性表（特性方程）。 动作特点。 5.2.2 同步RS触发器 在一个较复杂的数字系统中，当采用多个触发器时，往往要求各个触发器的翻转在时间上同步，因此需引入一个公用的同步信号，使这些触发器只有在同步信号到达时才按输入信号改变输出状态。通常称此同步信号为时钟脉冲信号，简称时钟，用CP表示。 将具有时钟控制的触发器称为时钟触发器。 1. 同步RS触发器电路结构 3. 逻辑功能 特性表 4. 动作特点 在CP=1的全部时间里S和R的变化，都将引起触发器输出端状态的变化。 如果CP=1期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转，这降低了电路的抗干扰能力。 存在空翻问题。 5. 空翻现象 同一时钟脉冲作用期间，引起触发器发生两次以致多次翻转的现象，叫空翻。 同步RS触发器存在空翻现象，为了提高抗干扰能力，克服空翻，希望一个CP脉冲作用期间Q只改变一次。 采用以下结构形式：主从型、边沿型。 5.2.3 主从触发器 1. 主从RS触发器 （1） 电路组成 由两个同样的同步RS触发器加一个反相器组成，构成主触发器和从触发器。 （2） 工作原理 CP=1时，主触发器根据S、R的状态翻转，从触发器保持原来的状态不变。 CP从1返回0时，主触发器状态在CP=0期间不再改变，从触发器按照与主触发器相同的状态翻转。 （3） 逻辑功能 主从RS触发器和同步RS触发器的特性表相同，但工作时序不同。主从RS触发器在CP由1→0（下降沿）后根据CP＝1期间S、R的状态而改变状态。工作时序图见图。 （4）工作时序图 2. 主从JK触发器 在主从RS的触发器中，R、S信号之间之所以有约束，当R=S=l时，触发器出现不定状态。 主从JK触发器可以解决主从RS触发器对输入信号的约束问题。 （1）电路图 （2）工作原理 CP=1，主触发器根据J、K状态而动作，从触发器保持； CP=0，从触发器根据主触发器的状态进行输出。 （3） 特性表 （4）时序图 3.主从触发器动作特点 （2）工作原理 当CP由0→1（上升沿）时，TG1、TG4由导通变为截止，TG2 、TG3由截止变为导通，主触发器FF1构成的触发器，将CP上升沿到来前一瞬间D的状态存储起来。 同时主、从触发器已连通，从触发器接收主触发器的状态，使输出为D。 （3）逻辑符号 5.3 触发器的工作特性（自学） 5.3.1 触发器的脉冲工作特性 建立时间 保持时间 CP脉冲宽度 5.3.2 触发器的主要参数 静态参数 （1）电源电流 （2）输入短路电流 （3）输入漏电流 （4）输出高、低电平 2. 动态参数 （1）平均传输时间 （2）最高时钟频率 5.4 触发器的逻辑功能及相互转换 触发器还可按照逻辑功能的不同特点，把时钟控制的触发器分为RS触发器、JK触发器、T触发器、T′触发器和D触发器等几种类型。 触发器描述方法：特性表、特性方程、状态转换图。 T触发器逻辑符号 5.4.2 触发器逻辑功能的转换 将具有某种逻辑功能的触发器，在其输入端加一转换电路（组合逻辑电路