第9章 组合逻辑电路(修改1).ppt

2. 增加乘积项,避免互补项相加 ， 当A=B=1时，根据逻辑表达式有 C B AC L + = 当A=B=1时 C B AC L + = C B AC L + = + AB C C L + = AB 0 1 A 0 0 0 1 0 1 1 1 L B C 00 01 11 10 3. 输出端并联电容器 如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。 4~20pF * 例9.7 利用两片74LS138实现4/16译码器的功能 连接好三个部分：输出、输入、使能 输出端 输入端 使能端 用74138构成逻辑函数最小项发生器 如果将一逻辑函数的输入变量加到译码器的译码输入端，则译码输出的每一个输出端都对应一个逻辑函数的最小项。 输入变量 m0 A B C m1 m2 m3 m4 m5 m6 m7 例9.8：试用3/8译码器，并辅以适当门电路实现下列组合逻辑函数： （1）将所给表达式化成最小项表达式如下 解 （2）画逻辑图 74LS138 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E1 E2 E3 A B C 1 0 0 Y ＆ 2．二-十进制译码器 将输入的4位8421BCD码翻译成0～9十个十进制数的电路称为二-十进制译码器。由于二-十进制译码器有4个输入端，10个输出端，所以又称为4线-10线译码器。 常用的集成二-十进制译码器为74LS42，其引脚排列图如图所示。 为译码输入端 为译码输出端 二-十进制译码器74LS42的真值表 译中为0 拒绝伪码 3.显示译码器 在数字电路中，常常需要把运算结果用十进制 数显示出来，这就要用显示译码器。 （1）七段数码显示器 由七段发光二极管构成 这种显示器的工作电压低(1.5~3V)，体积小，寿命长，工作可靠性高，响应速度快(1~100ns)，亮度高，颜色丰富。它的缺点是工作电流大，每个字段的工作电流为10mA。为防止发光二极管因电流过大而损坏，通常在发光二极管支路中串接一个限流电阻R。 g f e d c b a 例： 共阴极接法 a b c d e f g 0 1 1 0 0 0 0 1 1 0 1 1 0 1 低电平时发光 高电平时发光 共阳极接法 a b c g d e f + d g f e c b a g f e d c b a 共阴极接法 a b c d e f g 七段数码显示器有：共阴极和共阳极两种接法 （2）显示器译码器 74LS47（可驱动共阳数码管） 8421 码 输 入 灯测试输入 灭0输入 灭灯输入/灭0输出 0 0 0 0 0 0 0 0 译码 输出 0 1 1 1 1 1 1 1 0 0 0 0 0 X X X X 1 1 1 1 1 1 1 A3 A2 A1 A0 LT BI/RBO RBI Ya Yb Yc Yd Ye Yf Yg 74LS47 0 0 0 0 0 0 1 0 0 0 0 0? 1 0 a~g 1 1 LT（4） RBI RBO a~g D C B A 0 0 0 0 LT（5） RBI RBO a~g D C B A 0 1 0 0 a~g LT（1） RBI RBO D C B A 0 0 0 0 a~g D C B A 0 0 0 0 RBI RBO D C B A 0 0 0 0 LT（2） LT（3） RBI RBO 下面举一个利用74LS47实现多位数字译码显示的例子，通过它了解各控制端的用法，特别是如何动态灭0，实现无意义位的消隐。 0 0 0 1 灭0 动态灭0 9.2.3 加法器 加法器: 实现二进制加法运算的电路 又分为半加器、全加器和多位加法器 进位 如： 0 0 0 0 1 1 + 1 0 1 0 1 0 1 0 不考虑低位 来的进位 半加器实现 要考虑低位 来的进位 全加器实现 1. 半加器 A B 两个输入 表示两个同位相加的数 两个输出 S C 表示半加和 表示向高位的进位 半加器： 半加器真值表 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1