【精选】数字电子技术基础复习提纲.ppt

数字子电子技术基础 复习要点 十、同步时序逻辑电路的设计 已知状态图或状态表（时序图），完成电路设计。 例：试用JK触发器设计一同步时序电路，其状态转换图如下所示，要求电路最简。 十六、存储器的扩展 地址线、数据线根数及容量的计算 位扩展、字扩展、全扩展 * * 例2：画出逻辑函数的卡诺图，并化简 L(A, B, C, D)= (0, 1, 2, 3, 4, 8, 10, 11, 14, 15) 一、数制、代码之间的转换、逻辑函数的化简 例3 . 代数化简函数 例1 、a.将下列二进制数转为十进制数 （101001）B = （ ）D （110．1001）B = （ ）D b.将下列十进制数转为二进制数，八进制数和十六进制数 （37）= （ ）B = （ ）O = （ ）H 二、特殊门电路功能和符号（熟练掌握与、或、非、与非、或非、异或、同或基础上） 传输门： 高电平 使能 = = 高阻状态 与非逻辑 Z L AB L CS = 0 ____ CS =1 A B CS L EN 三态与非门(TSL ) L = L1.L2 OC门：输出端连接实现“线与“ L1 L2 三、组合逻辑电路的分析 组合逻辑电路的分析步骤： 1、 由逻辑图写出各输出端的逻辑表达式； 2、 化简和变换逻辑表达式； 3、 列出真值表； 4、 根据真值表或逻辑表达式，经分析最后确定其功能。 根据已知逻辑电路，经分析确定电路的的逻辑功能。 四、组合逻辑电路的设计 1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义； 2、根据逻辑描述列出真值表； 3、由真值表写出逻辑表达式; 5、 画出逻辑图。 4、根据器件的类型,简化和变换逻辑表达式 组合逻辑电路的设计步骤 组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑 功能的最简单逻辑电路。 例1：用一片74HC138实现函数 (1) 将函数式变换为最小项之和的形式 (2) 在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数. 注意：高、低位；A=A2, B=A1, C=A0 五、用译码器实现逻辑函数 六、数据选择器的应用 例1 试用8选1数据选择器74LS151产生逻辑函数 比较Y与L，当 D3=D5=D6=D7= 1 D0=D1=D2=D4=0时， D7 E 74HC151 D6 D5 D4 D3 D2 D1 D0 S2 S1 S0 L Y X Y Z 1 0 Y=L 解: 注意： 高、低位 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 全加器真值表 全加器：能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Co S Ci B A 逻辑表达式： 七、 算术运算电路 八、 触发器 Qn+1 = D 1、D触发器 D 触发器 2 JK 触发器 JK 触发器 3 T触发器 逻辑符号 4. T′触发器 国际逻辑符号 特性方程 时钟脉冲每作用一次，触发器翻转一次。 5. RS 触发器 SR=0（约束条件） RS 触发器 分析同步时序逻辑电路的一般步骤 3.确定电路的逻辑功能. 2.列出状态转换表或画出状态图和时序图； 1. 根据给定的时序电路图,写出下列各逻辑方程式： (１) 输出方程； (２) 各触发器的激励方程;　　　　　　　　 （3）状态方程: 将每个触发器的驱动方程代入其特性方程得状态方程.　　　　　　　　　 时序逻辑电路分析目的：已知逻辑电路，通过分析确定电路的逻辑功能。 九、同步时序逻辑电路的分析 十一、移位寄存器 移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。 按移动方式分 单向移位寄存器 双向移位寄存器 左移位寄存器 移位寄存器的逻辑功能分类 右移位寄存器 集成芯片74LS194应用 十二、用集成计数器构成任意进制计数器 （掌握161、290两种芯片） 例 用74161构成九进制加计数器。 解：九进制计数器应有9个状态，而74 161在计数过程中 有16个状态。如果设法跳过多余的7个状态，则可实现模9计数器。 (1) 反馈清零法 1) 接线图 注：D3D2D1D0=0000 2. 反馈置数法-----利用PE端，将初始状态置入输出端。 例: 用