【精选】数字电子技术第六章习题课.ppt

《数字电子技术基础》习题课教学课件 3.画出状态图及波形图如图所示。 3.画出状态图及波形图如图所示。 * 电子与信息工程学院 电子教研室 * 电子与信息工程学院 电子信息工程教研室 辽宁工业大学 第6章、时序逻辑电路 一、本章内容：时序逻辑电路的结构和特点；时序逻辑电路的分析方法；寄存器的工作原理及应用；同步计数器和异步计数器的工作原理；集成计数器构成任意进制计数器；时序逻辑电路的设计方法。 二、本章要求： 1.掌握时序逻辑电路的分析方法和设计方法。 2.熟悉寄存器的工作原理、逻辑功能。 3.了解二进制、十进制计数器的工作原理、逻辑功能。 4.熟悉常用中规模集成计数器的结构特点及逻辑功能，能熟练应用集成计数器构成任意进制计数器。 第6章、时序逻辑电路 例1.同步时序电路分析：试分析如下电路的逻辑功能。 解：1.写出各逻辑方程： 驱动方程：J0=K0=1，J1=K1= 将驱动方程代入JK触发器的特性方程 得次态方程： 输出方程： 0 0 0 1 1 0 1 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 1 1 Z Q0n+1 Q1n+1 Z Q0n+1 Q1n+1 Q0n Q1n 1 0 X S 2.列出状态表如表所示。 4.逻辑功能分析 由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共有4个状态00、01、10、11。当X=0时，按照加1规律从00→01→10→11→00循环变化，并每当转换为11状态（最大数）时，输出Z=1。当X=1时，按照减1规律从11→10→01→00→11循环变化。所以该电路是一个可控的四进制计数器，其中Z是进位信号输出端。 例2．异步时序逻辑电路分析：分析图示电路。 解：1.驱动方程： 2.各触发器的状态方程： 第6章、时序逻辑电路 4.逻辑功能分析 此电路是一个模5异步计数器。从波形图中表面上看与同步计数器相同，实际上各触发器并不是同时翻转的。例如来第二个时钟脉冲CP的下降沿，触发器0先由1→0，然后由于Q０的下跳变使触发器1由0→1；第四个时钟脉冲CP的下降沿，使触发器0先由1→0，亦是由于Q０的下降沿使触发器1由1→0。 第6章、时序逻辑电路 例3． 试分析图示电路，画出它的状态图，说明它是几进制计数器。 解：74161是异步清零、同步置数，模16计数器。其中RD是异步清零端，LD是同步预置数控制端，两者均是低电平有效，D3、D2、D1、D0是预置数据输入端，EP和ET是计数使能端，计数时EP、ET均应置于高电平，RCO是进位输出端，CP是计数脉冲输入端。EP=ET=1，保证正常计数，RD=1说明清零无效，D3D2D1D0=Q3Q211，Q1控制LD。 此电路工作过程如下： 设0000为初始状态，则D3D2D1D0=0011，LD＝0，这意味着在第一个脉冲作用下，要置数，使Q3Q2Q1Q0=0011；当Q3Q2Q1Q0=0011时，则LD＝1，这意味着在第二个脉冲作用下，要计数，而置数无效，使Q3Q2Q1Q0=0100；……就这样逐次分析各个状态，并画出对应的状态转换图，如图所示。可见它是八进制计数器。 第6章、时序逻辑电路 题6.3　分析图示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。 解　1.驱动方程： 2.状态方程： 输出方程： 3.可得状态转换图 4.电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。 第6章、时序逻辑电路 题6.5　试分析图示时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入逻辑变量。 解　驱动方程： 状态方程： 输出方程： 状态转换图，如下图所示。 电路的逻辑功能是：判断A是否连续输入四个和四个以上“1”信号，是则Y=1，否则Y=0。 第6章、时序逻辑电路 题6.11 分析图示计数器电路，说明这是多少进制的计数器。 解 电路为七进制计数器。计数顺序是3－9循环。 第6章、时序逻辑电路 题6.12分析图示计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。 解 这是一个十进制计数器。计数顺序是0－9循环。 题6.13 试分析图示的计数器在M=1和M=0时各为几进制。 第6章、时序逻辑电路 解 M=1时为六进制计数器，M=0时为八进制计数器。 题6.14试用4位同步二进制计数器74LS161接成十三进制计数器，标出输入、输出端。可以附加必要的门电路。 第6章、时序逻辑电路 解 可用多种方法实现十三进制计数器，根据功能表，现给出两种典型用法，它们均为十三进制加