微机原理_第3章_8086_8088微处理器结构_71.pptxVIP

第三章　8086/8088微处理器结构 ;3.1 8086/8088 微处理器的内部结构 ;3.1.1 8086/8088 的功能结构;3.1.1 8086/8088 的功能结构;3.1.1 8086/8088 的功能结构;8086的功能结构图;3.1.2 8086/8088 的寄存器结构 ;3.1.2 8086/8088 的寄存器结构;表3.1 通用寄存器的隐含使用;;4．ZF 零标志位：运算的结果为０，则：ZF ＝１,否则ZF ＝０。 5．SF 符号标志位：他和运算结果的最高位相同。 6．OF 溢出标志：运算结果有溢出则 OF ＝１，否则置 OF ＝０。 7．IF 中断标志位：用于控制可屏蔽的硬件中断，该标志可用指令 置位（1）或复位（置零）。 IF ＝1可接受中断； IF ＝0 中断被屏蔽，不接受中断。;8．DF 方向标志位：指定字符串处理指令的步进方向，可用指令置位 或清零。DF ＝1，串处理以递减方式由高地址向低地址方向进行； DF ＝0，串处理以递增方式由低地址向高地址方向进行。 9．TF 单步标志位：TF ＝1，???示控制CPU 进入单步工作方式。 此方式下，CPU 执行完一条指令就自动产生一次内部中断，用于 程序调试过程中。 ;3.1.2 8086/8088 的寄存器结构;3.2 8086/8088 微处理器的存储器结构;3.2.1 存储器的组成;;二、8086 CPU 对存储器的访问;二、8086 CPU 对存储器的访问;四、规则字和非规则字;3.2.2 存储器的分段 ;3.2.2 存储器的分段;3.2.2 存储器的分段;对于任何一个物理地址来说，可以唯一地被包含在逻辑段中，也可以包含在多个相互重叠的逻辑段中，只要能得到它所在段的首地址和段内的相对地址，就可对它进行访问;3.2.3 物理地址和逻辑地址 ;3.2.3 物理地址和逻辑地址;逻辑地址来源;1．代码段寻址;2．堆栈段寻址;3．数据段寻址;4．扩展段寻址;3.2.4 堆栈 ;3.3 8086 微处理器的引脚信号和总线形成 ;3.3.1 最小方式的引脚定义 ;3.3.1 最小方式的引脚定义;3.3.1 最小方式的引脚定义;3.3.1 最小方式的引脚定义;3.3.1 最小方式的引脚定义;3.3.1 最小方式的引脚定义;3.3.1 最小方式的引脚定义;3.3.1 最小方式的引脚定义;3.3.1 最小方式的引脚定义;3.3.1 最小方式的引脚定义;3.3.3 8086 的两种模式的总线形成 ;3.3.3 8086 CPU 的两种模式的总线形成;最小模式系统的原理图;一、最小模式的总线形成;★ 8282/8283 二者的区别仅在于８位输入/输出信号是同相/反相。☆ STB 选通脉冲高电平有效，锁存器中的Ｄ触发器的输入端的 （８位）数据信息被锁存到锁存器中。 ☆ OE 有效，锁存器中的数据输出；OE 无效，输出端呈高阻状态。 ;★ 在最小模式系统的原理图中： 8086 CPU的 AD0～AD15、A16～A19、BHE 连接到： 8282/8283 地址锁存器中的 DI1～DI7 端。 ☆ 由于每片 8282/8283 只有 8 个输人输出管脚，而需要锁 存的地址信号有 21 个，因而需要三片锁存器。 ☆ 8086CPU 的第 25 管脚 ALE 接到 8282/8283 的 STB 端， 当地址锁存信号 ALE 有效时，地址被锁存到锁存器中。 ☆ 由于 OE 被固定接地，所以 CPU 输出的地址码一旦被锁 存后，立即稳定输出到地址总线上。 ;最小模式系统的原理图;2．8286/8287 总线收发器： 是为数据总线接口设计的三态输出 8 位双向数据缓冲器;★ 控制信号：传送方向控制信号Ｔ、输出允许信号OE。;★ 8286 和 8287 两者的区别：;★ 8086CPU 的数据允许信号 DEN 与 8286 的 OE 端 相连， 当 8086CPU 与存储器或 I/O 端口进行数据交换时： ☆ DEN ＝0 有效，使 8286 的 OE 有效，允许数据通过； ☆ DEN ＝1 无效，使 8286 的 OE 无效，禁止数据通过。 ★ 8086 CPU 的数据发送/接收信号 DT/R 与 8286 的Ｔ端 相连， ☆ 当 8086 写存储器或 I/O 端口时，DT/R＝1 为高电平： 8286 的Ｔ＝1，CPU 向存储器或 I/O 端口输出数据； ☆ 当 8086 读存储器或 I/O 端口时，DT/R＝0 为低电平： 8286 的Ｔ＝0， CPU 从存储器或 I/O 端口读入数据。 ★ 应该指出：在 8086 最小系统中，可不