硬件实验下载介绍.pptVIP

综合与下载的方法 P.* 综合与下载的方法 管脚分配 P.* 输入对应的FPGA的引脚 选择对应引脚的电平LVCMOS33 保存引脚约束,并退出该界面 综合与下载的方法 LED的管脚分配 P.* 综合与下载的方法 拨码开关的管脚分配 P.* 综合与下载的方法 实现设计 P.* 第一步: 转换“Translate” 翻译的主要作用是将综合输出的逻 辑网表翻译为Xilinx特定器件的底 层结构和硬件原语。 第二步: 映射“Map” 映射的主要作用是将设计映射到具体 型号的器件上。 布局布线的主要作用是调用Xilinx布局 布线器，根据用户约束和物理约束，对 设计模块进行实际的布局，并根据设计 连接，对布局后的模块进行布线，产生 PLD配置文件。 第三步: 布局和布线”Place Route” 综合与下载的方法 下载设计到板 准备工作: 将Nexys4的USB电源线接到USB口，并打开电源 计算机自动安装JTAG驱动程序; P.* 综合与下载的方法 下载设计到板 P.* 选择Configure Target Device,并展开 选择Manage Configuration Project (iMPACT),并双击. 综合与下载的方法 下载设计到板 P.* 双击 综合与下载的方法 下载设计到板 P.* 鼠标右击该区域,出现 选择Initialize Chain(初始化链) 综合与下载的方法 下载设计到板 P.* 点击“Yes”按钮 综合与下载的方法 下载设计到板 P.* 综合与下载的方法 下载设计到板 P.* 下载设计到板 综合与下载的方法 P.* 综合与下载的方法 P.* 右键点击 编程完成后，出现 下面界面就成功了 * // 注意LW和SW的真正地址是Alu_Result,这里的Alu_resultHigh来自执行单元Alu_Result[31..10] 教育部-英特尔精品课程 P.* 硬件实验下载验收 东南大学计算机科学与工程学院 教改班适应 P.* 大纲 验收题目 下载硬件平台介绍 为Minisys增加I/O功能 汇编程序设计 综合与下载的方法 下载验收的题目 程序内部有一个变量VAL，LED始终输出该变量的低16位值。要求用过程调用来实现。 SW15/SW14/13为功能选择，含义如下表 P.* SW15 SW14 SW13 动作 X 0 0 无动作 0 0 1 将SW12~SW0这13位作为输入赋值给VAL 0 1 0 VAL=VAL+1 0 1 1 VAL=VAL-1 1 0 1 VAL左移1位 1 1 0 VAL逻辑右移1位 1 1 1 VAL算数右移1位 下载硬件平台介绍 Digilent Nexys 4TM开发板 P.* 课程设计平台 Digilent Nexys 4TM开发板 P.* * P.* 为MiniSys加I/O功能（1） MiniSys为I/O统一编址方式。 将32位RAM地址分区，其中高1024个字节用来做IO，一共是255个16位端口。 0000H 128KBRAM 20000H 0FFFFFFFFH 0FFFFFC00H 1KB I/O * P.* 为MiniSys加I/O功能（2） IO端口地址分配原则 将10根IO端口线（32位地址线的低10位，高22位为全1）的高6位用来译码得到最多64个接口电路的片选信号。 低4位组成每个接口电路的16个字节端口地址，由于Minisys只有16位数据处理能力。所以每个接口电路实际上是有8个16位端口地址。 总线仲裁采用集中式 * P.* 为MiniSys加I/O功能（3） 接口部件 片选信号 首地址 数码管 DISPCtrl 0FFFFFC00H 4×4键盘(Pmod) KEYCtrl 0FFFFFC10H 定时/计数器 CTCCtrl 0FFFFFC20H 脉冲宽度调制器 PWMCtrl 0FFFFFC30H 异步串行口 UARTCtrl 0FFFFFC40H 看门狗 WDTCtrl 0FFFFFC50H LED LEDCtrl 0FFFFFC60H 拨码开关 SWCtrl 0FFFFFC70H 具体端口分配 * P.* 为MiniSys加I/O功能（4） 对MiniSys控制部件的修改 修改MemWrite和MemRead信号的逻辑。增加IORead和IOWrite信号，改MemtoReg为MemorIOtoReg。 * P.* 为MiniSys加I/O功能（5） 增加一个MEMorIO模块 运算单元 存储单元 译码单元 Address wdata rdata * P.* 为MiniSys加I/O功能（6） 增加一个MEMorIO模块 运算单元 存储单元 译码单元 mAddress M