- 1、本文档共7页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
发一个PS2接口的VHDL代码
发一个PS2接口的VHDL代码?
贴子发表于:2008/11/16 17:05:47
-- Hi Emacs, this is -*- mode: vhdl -*------------------------------------------------------------------------------------- Unidirectional PS2 InteRFace (device - host)-- For connect mouse/keyboard---- The PS/2 mouse and keyboard implement a bidirectional synchronous serial -- protocol.? The bus is idle when both lines are high (open-collector).? -- THIS A *UNIDIRECTIONAL* INTERFACE (DEVICE - HOST)---- Javier Valcarce Garc韆, javier.valcarce@-- $Id$----------------------------------------------------------------------------------
library ieee;
use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;use work.utils.all;
entity interface_ps2 is? port (??? reset?? : in? std_logic;??? clk???? : in? std_logic;??????????? -- faster than kbclk??? kbdata? : in? std_logic;??? kbclk?? : in? std_logic;??? newdata : out std_logic;??????????? -- one clock cycle pulse, notify a new byte has arrived??? do????? : out std_logic_vector(7 downto 0)??? );end interface_ps2;
-------------------------------------------------------------------------------architecture behavioral of interface_ps2 is? signal st : std_logic;? signal sh : std_logic;
? signal s1?????? : std_logic;? signal s2?????? : std_logic;? signal kbclk_fe : std_logic;
? signal shift9 : std_logic_vector(8 downto 0);? signal error? : std_logic;? begin
--------------------------------------------------------------------------------- Edge detector-------------------------------------------------------------------------------? ? process (reset, clk)? begin??? if reset = 1 then????? s1 = 0;????? s2 = 0;????? ??? elsif rising_edge(clk) then????? s2 = s1;????? s1 = kbclk;??? end if;? end process;
? kbclk_fe = 1 when s1 = 0 and s2 = 1 else 0;
--------------------------------------------------------------------------------- 9-bit shift register to store received data -- 11-bit frame, LSB first: 1 start bit, 8 data
您可能关注的文档
- 案例1:班轮出口整箱毛巾案例.doc
- 鲁教版五年级(上)二单元第二课时教案.doc
- Haze Time 雾霾时代.docx
- 北邮数电综合实验_简易猜数字游戏机的设计与实现.docx
- 人教版小学三年级英语寒假专题——交际用语(I).doc
- 名人名言中的修辞格.doc
- AVL通讯协议.doc
- 高三上学期期末检测试题(英语).doc
- 三年级上册Unit5知识点和练习题.docx
- 《狂背一千遍》中英文句子对照第一辑.doc
- 中国国家标准 GB/T 18233.4-2024信息技术 用户建筑群通用布缆 第4部分:住宅.pdf
- GB/T 18233.4-2024信息技术 用户建筑群通用布缆 第4部分:住宅.pdf
- GB/T 18978.210-2024人-系统交互工效学 第210部分:以人为中心的交互系统设计.pdf
- 《GB/T 18978.210-2024人-系统交互工效学 第210部分:以人为中心的交互系统设计》.pdf
- 中国国家标准 GB/T 18978.210-2024人-系统交互工效学 第210部分:以人为中心的交互系统设计.pdf
- GB/T 16649.2-2024识别卡 集成电路卡 第2部分:带触点的卡 触点的尺寸和位置.pdf
- 《GB/T 16649.2-2024识别卡 集成电路卡 第2部分:带触点的卡 触点的尺寸和位置》.pdf
- 中国国家标准 GB/T 16649.2-2024识别卡 集成电路卡 第2部分:带触点的卡 触点的尺寸和位置.pdf
- GB/T 17889.4-2024梯子 第4部分:铰链梯.pdf
- 《GB/T 17889.4-2024梯子 第4部分:铰链梯》.pdf
文档评论(0)