集成电路CAD期末复习题集成电路CAD期末复习题.pdfVIP

CAD CAD 集成电路CCAADD � 1 N/PMOS � 1 N/PMOS �� 学习情境11在线习题：NN//PPMMOOSS管版图设计 一、单选题 1. LVS的作用是检查所设计的版图是否与所设计的（ ）完全一致。 结构图 电路性能 电路程序 线路图 2 1 2. 要想将版图中的金属 与金属 实现电连接，需要在它们之间加上（ ）。 via poly_contact active_contact 都不需要 3. MOS晶体管是一种（ ）控制器件。 电压 电流 电阻 电容 4. 即使版图中晶体管的尺寸与所对应的线路图完全一致，仿真的结果依然会有差异，主要原因是 （ ）。 版图仿真时参数选择上考虑了寄生效应 晶体管的性能与尺寸无关 实际是相同的，只是仿真的结果有误差 上述原因都不对 5. 根据版图设计规则中的（ ）最小宽度，可以确定器件最小沟道长度。 active poly metal1 n_well 6. 在NMOS管或PMOS管的仿真波形中，都会有（ ）损失的情况出现。 电流 电容 电压 电感 7. 版图设计规则，原因是器件的几何图形受加工精度的限制，物理学上对器件图形大小和（ ）也 有要求。 精度 形状 间距 层次 8. 设计规则通常用图形的最小宽度、最小间隔、最小伸展和最小（ ）来表达。 长度 尺寸 形状 重叠 9. 下面的版图设计规则，有关源区与源区距离的规则是（ ）。 Activeto N-Selectspacing Activeto Active spacing Activeto P-Selectspacing SelectEdgeto ActCnt 10. 版图设计规则是由集成电路芯片制造公司的（ ），根据本公司工艺线的能力确定的。 工艺工程师 测试工程师 设备工程师 都不是 二、判断题 MOS body bulk 11. 衬底或阱也被称为 晶体管的体（ 或 ）。 是 否 n CMOS n 12. 在 阱 工艺中，为保证电路功能， 阱要接在电路的最底电位。 是 否 n PMOS 13. 阱除了可以用于制作 晶体管外，还可以用来做电阻。 是 否 14. PMOS晶体管的速度要高于NMOS晶体管的速度，因为空穴的迁移率要比电子高。 是 否 15. N/PMOS晶体管制作过程中带来的寄生效应是可以消灭的。 是 否 IC 16. 设计中采用的晶体管最小尺寸，取决于选择制作 的生产线的工艺水平。 是 否 17. 图形转移技术是集成电路主要工艺技术之一。 是 否 18. 光刻胶显影后，光照区域的光刻胶被去掉了，这个过程被称作为负胶处理。 是 否 19. 版图中的active是指晶体管的有源区。 是 否 20. 版图中的poly_contact，作用是有源区与金属的接触孔。 是 否 � � �� 学习情境2在线习题：CMOS倒相器版图设计 一、单选题 1.CMOS倒相器是将NMOS负载倒相器进行了改进，负载管用了