第8章 数据通信2.ppt

PA端口模式1输出传送的逻辑结构如图所示。 图8-54 PA端口模式1输出传送的逻辑结构 功能说明： ① 是输出缓冲器满信号，由8255A输出，低有效，表示PA端口数据已经准备就绪，可供外设电路读取。 ② 是输入响应信号，来自外设电路，低有效，表示外设电路已经读取PA端口的数据。 信号由 信号激活。当 信号生效后， 信号返回高电平撤销。当CPU把数据写入PA端口后，随着写控制信号 的撤销， 信号再次自动激活。 ③INTR是中断请求信号，输出到主机，表示PA端口已经空闲，要求CPU再次写入数据。INTR信号也可以作为查询信号使用。 ④INTR信号能否激活，受8255A内部的中断允许触发器INTE的控制。但是，改用PC6来控制是否激活INTR信号。 中断允许触发器INTE的置位控制代码如下（假设命令端口地址为0E003H）： MOV DPTR，#0E003H ;指向8255命令端口 　MOV A，;PC6置1，允许激活PA端口的INTR信号 　MOVX @DPTR，A ;写入PC端口操作字 　MOV A，;PC2置1，允许激活PB端口的INTR信号 　MOVX @DPTR，A ;写入PC端口操作字。 ⑤PB端口设置为模式1输出时，分别占用PC0（INTR）、PC1（ ）和PC2（ ）。 ⑥PC端口剩余的PC5和PC4，可以编程为两位输入或者输出，也可以单独进行位操作。 （3）传送模式2 只有PA端口可以编程设置为模式2传送。这是采用中断或者查询控制的分时输入和输出的双向传送方式。模式2的逻辑结构如图所示。 3、单片机与8255A的接口设计 可以使用8255A进行并行I/O口的扩展。 8255A和单片机连接时，可以为外设提供三个8位的I/O端口：A口、B口和C口，三个端口的功能完全由编程来决定。 */367 8255A与STC15F2K60S2单片机的接口电路如图8-56所示。 图8-56 8255A与STC15F2K60S2单片机的接口电路 */367 8255A的命令口地址为7FF3H，PA口地址为7FF0H，PB口地址为7FF1H，PC口地址为7FF2H。 */367 4、8255A并行接口的编程操作 8255A并行接口的编程操作分为： 写入8255A命令字，用于设置8255A电路的工作模式与传送方向。 写入PC端口操作字，用于设置PC端口的位输入或输出状态。 */367 8255A接口电路编程操作示例代码如下： MOV DPTR,#7FF3H ;指向8255命令端口 　　　MOV A,#80H ;命令字：PA、PB和PC端口直接输出 　　　MOVX @DPTR,A ;写入命令 　　　MOV DPTR,#7FF0H ;指向PA端口 　　　MOVX @DPTR,A ;数据写入PA端口 　　　MOV DPTR,#7FF3H ;指向8255命令端口 　　　MOV A,#9H ;PC端口操作字 　　　MOVX @DPTR,A ;PC4输出高电平 二、74HC595接口及其应用 74HC595是为Motorola的SPI总线开发的一款串行－并行转换芯片。 由于74HC595的输入输出电平兼容TTL、 NMOS和CMOS电平，且具有较强的输出负载能 力，因此被广泛地运用于MCU（微控制器）和 MPU（微处理器）的I/O口扩展。 */367 74HC595在5V供电的时候能够达到30MHz的时钟速度，每个并行输出端口均能承受20mA的灌电流和拉电流。这个特点保证了不用增加额外的扩流电路即可轻松的驱动LED。 它的输入端允许500nS的上升（下降）时间，对严重畸形的时钟脉冲仍能检测。 这样就可以容纳较大的传输线对地电容，使系统的抗干扰能力增强。 74HC595管脚功能描述如下： QA~QH：锁存器输出，三态 GND：电源地 QH’：串行输出，用于级联。无三态输出功能。 图8-57 74HC595的逻辑图 */367 /SCLR：低电平有效，当此管脚上出现低电平时，将复位内部的移位寄存器（清0），但不影响8位锁存器的值。通常可接Vcc。 SCK：上升沿时，将数据寄存器的数据移位。QA→QB→QC→... →QH；下降沿移位寄存器数据不变。（脉冲宽度：5V时，大于几十纳秒即可。） */367 RCK：锁存时钟输入，上升沿时，移位寄存器的数据进入数据存储寄存器，下降沿时存储寄存器数据不变，通常将RCK置为低电平。当移位结束后，在RCK端产生一个正脉冲（5V供电时，大于几十纳秒即可），更新输出数据