片上计算机系统06-计算机输入输出系统.ppt

大连理工大学 软件学院 赖晓晨 DMA控制逻辑：它用于负责管理DMA的传送过程，由控制电路、时序电路及命令状态控制寄存器等组成。每当设备准备好一个数据字(或一个字传送结束)，就向DMA 接口提出申请(DREQ)，DMA控制逻辑便向CPU请求DMA服务，发出总线使用权的请求信号(HRQ)。待收到CPU发出的响应信号HLDA后，DMA控制逻轻便开始负责管理DMA传送的全过程，包括对主存地址寄存器和字计数器的修改、识别总线地址、 指定传送类型(输入或输出)以及通知设备已经被授予一个DMA周期（DACK)等。 中断机构：当字计数器溢出(全“0”)时，表示一批数据交换完毕，由“溢出信号”通过中断机构向CPU提出中断请求，请求CPU作DMA操作的后处理。 设备地址寄存器DAR：DAR存放I/O设备的设备码或表示设备信息存储区的寻址信息。 大连理工大学 软件学院 赖晓晨 三、DMA 的工作过程 1. DMA 传送过程 预处理、数据传送、后处理 (1) 预处理 通过几条输入输出指令预置如下信息 通知 DMA 控制逻辑传送方向（入/出） 设备地址 DMA 的 DAR 主存地址 DMA 的 AR 传送字数 DMA 的 WC 大连理工大学 软件学院 赖晓晨 预处理： 主存起始地址 设备地址 传送数据个数 启动设备 DMA DMA DMA 数据传送： 继续执行主程序 同时完成一批数据传送 后处理： 中断服务程序 做 DMA 结束处理 继续执行主程序 CPU (2) DMA 传送过程示意 允许传送？ 主存地址送总线 数据送I/O设备（或主存 ） 修改 主存地址 修改 字计数器 数据块 传送结束？ 向CPU申请 程序中断 DMA请求 否 否 是 是 数据传送 大连理工大学 软件学院 赖晓晨 BR 设备 DMA 控 制 逻 辑 中 断 机 构 AR WC DAR DMA接口 主 存 CPU +1 +1 (3) 数据传送过程（输入） DREQ ② HRQ ③ HLDA ④ 地址线 ⑤ DACK ⑥ ① 数据线 ⑦ 溢出信号 中断请求 AR WC +1 +1 BR BR BR BR BR 大连理工大学 软件学院 赖晓晨 BR 设备 DMA 控 制 逻 辑 中 断 机 构 AR WC DAR DMA接口 主 存 CPU +1 +1 BR DREQ ② HRQ ③ HLDA ④ 地址线 ⑤ DACK ⑥ ① 数据线 ⑦ 溢出信号 中断请求 AR WC +1 +1 (4) 数据传送过程（输出） BR BR BR BR 大连理工大学 软件学院 赖晓晨 (5) 后处理 校验送入主存的数是否正确 是否继续用 DMA 测试传送过程是否正确，错则转诊断程序 由中断服务程序完成 大连理工大学 软件学院 赖晓晨 2. DMA 接口与系统的连接方式 DMA 接口1 DMA 接口2 DMA 接口n CPU … 主存 DMA响应 I/O总线 数据线 地址线 DMA请求 (1) 具有公共请求线的 DMA 请求 大连理工大学 软件学院 赖晓晨 (2) 独立的 DMA 请求 DMA 接口1 DMA 接口2 DMA 接口3 CPU 主存 DMA响应1 DMA请求1 DMA响应2 DMA请求2 DMA响应3 DMA请求3 I/O总线 数据线 地址线 大连理工大学 软件学院 赖晓晨 3. DMA 方式与程序中断方式的比较 (1) 数据传送 (2) 响应时间 (3) 处理异常情况 (4) 中断请求 (5) 优先级 中断方式 DMA 方式 程序 硬件 指令执行结束 存取周期结束 能 不能 低 高 传送数据 后处理 大连理工大学 软件学院 赖晓晨 四、DMA 接口的类型 1. 选择型 在 物理上 连接 多个 设备 在 逻辑上 只允许连接 一个 设备 设备地址寄存器 控制状态寄存器 数据缓冲寄存器 主存地址寄存器 时序电路 字计数器 DMA接口 CPU 主存 设备 1 设备 2 设备 n 选 择 线 . . . 系统总线 适用于数据传输率很高的设备 大连理工大学 软件学院 赖晓晨 2. 多路型 在 物理上 连接 多个 设备 在 逻辑上 允许连接 多个 设备同时工作 设备 设备 设备 DMA 接口 CPU 主存 … 独立请求式 设备 设备 设备 DMA 接口 CPU 主存 … 链式 … … 大连理工大学 软件学院 赖晓晨 3. 多路型 DMA 接口的工作原理 T4 T6 T7 T2 为