XilinxFPGA开发环境ISE使用ISE基础--基于原理图的设计.ppt

基于原理图的ISE设计流程--下载设计到FPGA芯片 准备工作: 将HEP的USB-JTAG电缆分别和计算机USB接口及EXCD-1目标板上的JTAG7针插口连接; 计算机自动安装JTAG驱动程序; 给EXCD-1目标板上电; 基于原理图的ISE设计流程--下载设计到FPGA芯片 选择top.vhd 选择Configure Target Device,并展开 选择Manage Configuration Project (iMPACT),并双击. 基于原理图的ISE设计流程--下载设计到FPGA芯片 选择Boundary Scan,(边界扫描) 选择Initialize Chain(初始化链) 基于原理图的ISE设计流程--下载设计到FPGA芯片 xc6slx16 XilinxFPGA芯片 点击“Yes”按钮 基于原理图的ISE设计流程--下载设计到FPGA芯片 找到设计工程所在的目录 找到要下载的比特流文件top.bit 点击打开按钮 出现下图的界面，设计者根据设计所保存的目录， 查找定位到设计目录，并选择“top.bit”文件，该文件 是前面所生成的编程文件。点击“Open”按钮，为FPGA 分配该文件。 基于原理图的ISE设计流程--下载设计到FPGA芯片 先不烧写设计到SPI 或者 BPI PROM芯片中,所以选择”Cancel”按钮 出现下图所示的对话框，问是否为该FPGA分配SPI 或者BPI PROM，点击“No”按钮。这是因为现在使用的 是JTAG模式，不使用SPI或BPI PROM存储器配置FPGA。 基于原理图的ISE设计流程--下载设计到FPGA芯片 出现下图所示的对话框，点击“Ok”按钮。 选择”OK”按钮 基于原理图的ISE设计流程--下载设计到FPGA芯片 Spartan-3E支持商用的并行Flash, 此处不需要使用它,所以选择“No”按钮 图8.22 进度条界面 图8.23编程成功提示 基于原理图的ISE设计流程--下载设计到FPGA芯片 xc6slx16,已经分配了下载文件top.bit 点击“Program”选项，开始对FPGA进行编程 注意:一定要关闭iMPACT界面 退出界面时,不保存任何信息 基于原理图的ISE设计流程--下载设计到FPGA芯片 将开发板上的旁边标记为的开关，给出G1、G2A、G2B、C、B、A逻辑输入量。 观察当输入发生变化时，LED灯的变化，验证3-8译 码器的设计正确性 至此，完成了代码设计、综合、仿真、实现、编程 文件生成和下载的所有设计流程。 基于原理图的ISE设计流程--对该设计文件进行综合 在ISE的主界面的处理子窗口 的synthesis的工具可以完成下面的 任务： 查看RTL原理图（View RTL schematic） 查看技术原理图（View Technology Schematic） 检查语法（Check Syntax） 产生综合后仿真模型（Generate Post-Synthesis Simulation Model）。 选中该选项并将其展开 基于原理图的ISE设计流程--对该设计文件进行综合 选中top.vhd文件 鼠标双击该项 控制台界面中给出综合过程的信息 基于原理图的ISE设计流程--对该设计文件进行综合 综合工具在对设计的综合过程中，主要执行以下三 个步骤： 语法检查过程，检查设计文件语法是否有错误； 编译过程，翻译和优化HDL代码，将其转换为综合工具可以识别的元件序列； 映射过程，将这些可识别的元件序列转换为可识别的目标技术的基本元件； 基于原理图的ISE设计流程--查看综合后的结果 通过查看综合后的结 果 ，你就会清楚地理解到底 什么是综合？综合的本质特 征。 选中top.vhd文件 选中View Technology Schematic选项，并双击该选项 基于原理图的ISE设计流程--查看综合后的结果 打开顶层模块的原理图 点击“OK”按钮 基于原理图的ISE设计流程--查看综合后的结果 顶层模块图，端口 鼠标双击该区域，打开 底层设计。 基于原理图的ISE设计流程--查看综合后的结果 基于原理图的ISE设计流程--对该设计进行行为仿真 选中Simulation选项 选中top.sch，点击鼠标右键 选中New Source… 基于原理图的ISE设计流程--对该设计进行行为仿真 选择VHDL Module 输入”test”作为VHDL测试模块 的名字 点击“Next”按钮 基于原理图的ISE设计流程--对该设计进行行为仿真 点击“Next”按钮 基于原理图的ISE设计