数字电路教学PPT组合逻辑电路.ppt

第3章 组合逻辑电路; 数字电路可分为组合逻辑电路和时序逻辑电路两大类。;2.功能的描述方法;1.任务： 2.目的： ;例1;最简与或表达式;例2：试分析下列组合逻辑电路的功能：;例3 分析下图所示逻辑电路;例4 BCD码奇偶形成器及奇偶校验器;1.任务：根据功能要求，设计逻辑电路。 2.设计原则： （1）逻辑功能正确； （2）电路简单。 3.设计步骤： （1）逻辑抽象：确定输入输出→逻辑赋值→列真值表； （2）写出表达式； （3）选择实现的器件类型：SSI\MSI\PLD （4）函数化简变换； SSI实现：化简 MSI实现：变换 （5）画逻辑图。 ;组合逻辑电路的设计（综合）过程;真值表; 2 ;例2：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。;逻辑状态表;A;4.根据逻辑表达式画出逻辑图。;;真值表; 3 ;例4; 2) 化简变换,求输出X,Y；;3) 画出逻辑图。 ;分类：;一、 二进制编码器;逻辑表达式;二、 二-十进制编码器;逻辑表达式;1、3位二进制优先编码器;逻辑表达式;逻辑图;2、集成3位二进制优先编码器;集成3位二进制优先编码器74LS148的真值表;*集成3位二进制优先编码器74LS148的级联;3、8421 BCD码优先编码器;逻辑表达式;逻辑图;4、集成10线-4线优先编码器;本节小结;译码：编码逆过程，将代码的原意“翻译”出来，还原成原特定含义的信息。 分类：按代码不同分为: 二进制译码器 BCD码译码器 显示译码器 — 驱动显示器件;一、 二进制译码器;1、3位二进制译码器;逻辑表达式;2、集成二进制译码器74LS138;真值表;3、74LS138的级联;　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。;真值表;逻辑表达式;将与门换成与非门，则输出为反变量，即为低电平有效。;２、集成8421 BCD码译码器74LS42;三、 数码显示译码器;1、七段字符显示器 1）发光二极管（LED）;;;2）液晶显示器（LCD）;a;真值表仅适用于共阴极LED;a的卡诺图;b的卡诺图;d的卡诺图;f的卡诺图;逻辑表达式;逻辑图;2、集成显示译码器74LS48;功能表;辅助端功能;*3、数码显示电路的动态灭零;依据：任何函数可展成标准与或式，即部分最小项之和。 译码器是最小项输出器，能产生全部最小项。;1、用二进制译码器实现逻辑函数;2、用二进制译码器实现码制变换（信号转换）;十进制码;十进制码;本节小结;3.4.3 数据选择器(多路数据开关);说明:;二、 数据选择器工作原理;逻辑图;集成双4选1数据选择器74LS153;集成8选1数据选择器74LS151;74LS151的真值表;1. 数据选择器的扩展;基本原理;基本步骤;求Di;画连线图;求Di的方法;求Di的方法;用数据选择器实现函数：;④画连线图;四、 数据分配器;逻辑图;集成数据分配器;数据分配器的应用;本节小结;　2、数据分配器的逻辑功能是将1个输入数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。 　数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中，把二进制译码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。 　数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以用很少几根线实现多路数字信息的??时传送。; 1. 半加器; 2. 全加器;全加器的逻辑图和逻辑符号;实现多位二进制数相加的电路称为多位加法器。;2. 并行进位加法器（超前进位加法器）;超前进位发生器;加法器的级连;三、中规模集成四位超前进位全加器的应用;四位超前进位全加器 ;2、构成全减器;四位超前进位全加器 ;3、构成全加/全减器;四位超前进位全加器 ;本节小结;用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。;逻辑表达式; 二、 多位数值比较器;多位数值比较器的原理;四位数值比较器逻辑表达式7485:;4位数值比较器CC14585的逻辑图;三、 比较器的级联;串联扩展（CC14585);并联扩展(CC14585);比较器的扩展(7485):;A3 B3 A2 B2 A1 B1 A0 B0;串行接法和并行接法性能比较:;本节小结;3.5 组合电路的竞争与冒险;二、产生原因;有代数法和卡诺图法;