- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
考试题库2014
题目一 计时秒表
难度系数:1.2
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity jishimiaobiao is
port(
clk,qingling,jishi:in std_logic;
lb:out std_logic;
dian:out std_logic;
weixuan:out std_logic_vector(1 to 6);
duanxuan:out std_logic_vector(1 to 7)
);
end jishimiaobiao;
architecture jsmb of jishimiaobiao is
signal clk_2ms,clk_100ms:std_logic;
signal saomiao:integer range 1 to 6;
signal wx:std_logic_vector(5 downto 0);
signal dx,deng1,deng2,deng3,deng4,deng5,deng6:std_logic_vector(3 downto 0);
begin
process(clk)
variable cnt1:integer range 0 to 100;
variable cnt2:integer range 0 to 500;
begin
if rising_edge(clk) then
if cnt1=100 then
cnt1:=0;
if cnt2=500 then
cnt2:=0;
clk_2ms=not clk_2ms;
else
cnt2:=cnt2+1;
end if;
else
cnt1:=cnt1+1;
end if;
end if;
end process;
process(clk_2ms)
variable cnt3:integer range 0 to 25;
begin
if rising_edge(clk_2ms) then
if cnt3=25 then
cnt3:=0;
clk_100ms=not clk_100ms;
else
cnt3:=cnt3+1;
end if;
if saomiao=6 then
saomiao=1;
else
saomiao=saomiao+1;
end if;
end if;
end process;
process(saomiao)
begin
case saomiao is
when 1=wx=111110;
when 2=wx=111101;
when 3=wx=111011;
when 4=wx=110111;
when 5=wx=101111;
when 6=wx=011111;
when others=null;
end case;
case wx is
when 111110=dx=deng1;dian=0;
when 111101=dx=deng2;dian=1;
when 111011=dx=deng3;dian=0;
when 110111=dx=deng4;dian=1;
when 101111=dx=deng5;dian=0;
when 011111=dx=deng6;dian=1;
when others=null;
end case;
end process;
process(clk_100ms)
begin
if qingling=0 then
deng1=0000;
deng2=0000;
deng3=0000;
deng4=0000;
deng5=0000;
deng6=0000;
elsif rising_edge(clk_100ms) then
if jishi=0 then
case deng1 is
when 1001=deng1=0000;
case deng2 is
when 1001=deng2=0000
文档评论(0)