lvs及layout技巧.docVIP

Calibre c(Ap SW) 版图与原理图校对工具 LVS规则。即，Layout Versus Schematics。是一种为了使版图和逻辑图相对照而制定的规则。下面举例说明： *DESCRIPTION ?? 。。。。。。。。。。。。。。。。。。。。。。//语法开头 ?? SCALE=0.0010000 MIC 。。。。。。。。。。。。。。。。。。//精度 ?? RESOLUTION=0.0010000MIC。。。。。。。。。。。。。//结果精度 ?? PRIMARY=main 。。。。。。。。。。。。。。。。。。。。。。。。//定义主单元名 ?? INDISK=c1300。gds。。。。。。。。。。。。。。。。。。。。。。//输入GDS2文件 ?? OUTDISK=lvs.out。。。。。。。。。。。。。。。。。。。。。。。。。//lvs的输出文件 ?? KEEPDATA=yes/no。。。。。。。。。。。。。。。。。。。。。。。//是否保存数据 ?? LISTERROR=yes/no。。。。。。。。。。。//显示版图与逻辑图是否对应 ?? DIODESEQ=A1 P1 A2 P2 A3 P3。。。。。。。。。。。。。。//？输入输出 ?? MODEL=mos[N],NMOS?? mos[P],PMOS。。。。。。//？管子 ?? UNIT=CAPACITANCE,PF AREA,U PERIME TER,U。。//定义单位？ ?? PRINTFILE=lvspr(名称)。。。。。。。。。。。。。。。。。。。。//打印 ?? SCHEMATIC=LVSLOGIC。。。。。。。。。。。。。。。。。。//编译工具 ?? SYSTEM=?? gds2。。。。。。。。。。。。。。。。。。。。。。。。// ?? WINDEL=1560.4727.5078.5992。。。//选择区域或不选择定义的区域 ?? 。 ?? 。 ?? *END ?? *INPUT-LAYER。。。。。。。。。。。。。。。。。。。。。。。。。//层定义 PDIFF=5 。。。。。。。。。。。。。。。。。。。。。。。。。//P注入层为第5层 NDIFF=6。。。。。。。。。。。。。。。。。。。。。。。。。。。//N注入层为第6层 。 。 CONNECT-LAY=NSB PWELL NSD PSD POLY1 METAL1 ??? 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。//定义连接层 *END *OPRATION。。。。。。。。。。。。。。。。。。。。。。。。。。。。。//？器件定义 ?? NOT?? BULK PWELL?? NSUB。。。。。。//所有BULK（硅片）中去除PWELL后变为NSUB// ?? AND?? METAL2?? PDIFF?? PDIF。。。。。。//所有METAL2和PDIFF的重叠处定义为PDIF（用来做N管的区域）。 ?? AND?? METAL2?? NDIFF?? NDIF。。。。。//所有METAL2和NDIFF的重叠处定义为NDIF（做P管用）。 ?? AND?? NDIF PWELL?? NCH。。。。//把NCH作为N有源区 ?? AND?? PDIF NSUB CH 。。。。//同上 ?? AND?? POLY1?? NCH NGATE。。。。。//NGATE为N管栅区 ?? AND?? POLY1?? PCH PGATE。。。。//PGATE为P管栅区 ?? NOT?? NDIF?? NGATE?? NSD。。。。。//NSD为N管源漏区 ?? NOT?? PDIF PGATE?? PSD。。。。。//同上 ?? AND?? NSD?? NSUB?? NCON。。。//N管源漏区与衬底连接层 ?? AND?? PSD?? PWELL?? PCIN 。。。。//同上 *********CONNECT LIST************************** 定义连接点 CONNECT?? NSD?? NSUB?? BY?? NCON // N管源漏区与衬底连接层为NCON CONNECT?? PSD?? PWELL?? BY?? PCON // P管源漏区与衬底连接层为PCON CONNECT?? METAL1?? NSD?? BY CONT //N管源漏与1次铝连接孔为CONT CONNECT?? METAL1?? PSD?? BY CONT //定义P管与一次铝的连接孔 CONNECT?? METAL1?? POLY1?? BY CONT //定义一次铝和多晶的连接孔 ***************************************************