电子技术学习情景7.数字钟的组装与调试.ppt

学习情景7 数字钟的电路设计与制作 学习情景7 数字钟的电路设计与制作 【学习目标】 技能目标 1.会识别并测试集成触发器； 2.能完成555震荡器的制作与测试; 3.会组装与调试数字电子钟。 知识目标 1.掌握触发器的基本知识； 2.了解555电路的基本知识； 3.了解计数器的基本概念; 4.理解数字电子钟的组成与工作原理. 任务7.1 集成触发器的测试 【任务描述】 触发器是最基本、最常用时序逻辑电路的基本单元。掌握触发器的识别方法、测试方法以及特性参数是电子工程技术人员的基本技能。 【任务分析】 1.掌握集成触发器的逻辑功能的测试方法； 2.熟悉集成触发器的逻辑功能。 【知识准备】 1.1 基本RS触发器 触发器是构成时序逻辑电路的基本逻辑部件。触发器是一种能够记忆1位二进制数的单元电路，它具有两个互补的输出端Q和。触发器有两个稳定的状态:0状态和1状态，约定以输出端Q的状态代表触发器的状态。在不同的输入情况下，它可以被置成0状态或1状态。由于当输入信号消失后，所置成的状态能够保持不变，所以触发器能够记忆二进制信息0和1，可用做二进制数的存储单元。 通常约定，Q称为现态，表示触发器在接收信号前所处的状态;Q称为次态，表示触发器在接收信号后建立的新的稳定状态。触发器的次态Q由输入信号值和触发器的现态决定。 基本RS触发器在各种触发器中结构最简单，但它却是各种时钟触发器的基本组成部分。 1.1.1 基本RS触发器的组成 基本RS触发器由两个与非门交叉耗合组成，如图1-1(a)所示。它有两个输入端、 和一对互补输出端、Q,其逻辑符号如图1-1(b)所示。输入端中的小圈以及输入端、的非号都表示输入信号只在低电平时对触发器起作用，即低电平有效。 1.1.2 工作原理 (1)置0功能 在图1-1中，若输入=O, =1，则Dl的输入端至少有一个为0，因而使其输出=l，这时，D2的输入就全为“1”，它的输出Q=0，触发器进入Q=0、=l的稳定状态。由于Q端的低电平“0”通过交叉耦合反馈到Dl门的输入端，此时即便将Q的低电平撤除，即由O变1，Dl门也仍然有一个输入端为0，从而维持=l不变，因此触发器仍然保持Q=0、=1的状态不变。通常把Q=0 (=l)的状态称为触发器“0”状态(复位)，称为置0端 (低电平有效)。 (2)置1功能 若输入=1.=0，则D2门的输入端至少有一个为0，因而使其输出Q=1，这时，Dl门的输入就全为“1”，输出=0,触发器进入另一稳定状态Q=1.=0。由于端的低电平“0”通过交叉耦合反馈到D2门的输入端，所以，即使将的低电平撤除，即由0变l，D2门至少有一个输入端为0，从而维持Q=1不变，触发器仍然保持Q=1.=0的状态不变。通常把Q=1 (=0)的状态称为触发器的“1”状态 (置位)，称为置1端 (也是低电平有效)。 (3)保持功能 当输入=1.=1时，触发器保持0态或1态不变，但保持哪一状态则是取决于前一时刻 (=1.=1之前)输入信号的情况。如前一时刻=0(=1)，使Q=0，则==1时，触发器就稳定在0态;若前一时刻=1 (=0)，使Q=1，则此时触发器就稳定在1态。 上述情况表明，基本RS触发器能接收和存储1位二进制数码 (0或1)。若要在触发器内存入0，只要使置0端有效，即在端加一负脉冲(=1不变)，触发器即被置0，亦即数码0己被存入触发器，而后只要维持==1，数码0就能长久保持下去;若想在触发器内存入1，则可使置1端有效，即在端加一负脉冲(=1不变)，触发器即被置1，将数码1存入触发器。同理，可利用==1保持数码1不变。 (4)应避免的情况 若和同时有效，即在与端同时加负脉冲，使与都为0，则Dl门与D2门的输入端都至少有一个为0，因此两个门的输出都为1，即Q=1.=1，这破坏了触发器应为互补输出的正常逻辑关系。而且，如果与的负脉冲同时撤除，即与同 时由0变1，那么，在撤除后的瞬间，两个与非门的4个输入端都为1，因而两个门的输出都要从原来的高电平向低电平转化，由于半导体器件参数的离散性，因而产生了竞争，哪个门的转化速度快，哪个门就抢先输出低电平0，并迫使另一个门输出高电平1。然而门的转化速度是由半导体器件参数的离散性决定的，很难事先确定，因而使触发器的下一状态不可确定。把这种无法判定新状态的情况简称为状态不确定。不确定状态是禁止使用的。 (5)时序图 反映输入信号和输出状态之间对应关系的工作波形图，叫