SOPC组件构建指南.PDFVIP

SOPC组件构建指南 SOPC Builder基本上可以自动化总线和互连进程。 系统互连结构可以连接任何组合的组件，只要这些组 件符合Avalon接口规范。开发一个SOPC组件的过程 包含以下步骤： （1）设计并开发这个数字系统。 （2 ）添加封装逻辑和I/O信号，满足Avalon接口要求。 （3 ）使用SOPC Builder组件编辑器创建组件，这涉 及接口的生成和时序特性的规定。 1 Avalon接口 除法电路有两个输入数据端口 （dvnd和dvsr ），两个输出 数据端口 （quo和rmd ），一个控制信号 （start ）和两个状态信 号 （ready和done_t ick ）。当电路准备好接收新的数据时， ready信号为1。外部的主设备电路应该将被除数和除数分别放 在dvnd端口和dvsr端口上，将start信号置位一个时钟周期，进 行初始化操作。当计算完成时，商和余数分别传给输出端口 quo和rmd，done_tick信号被置位一个时钟周期。 除了原有的输出，还希望连接余数的低8位到开发板的8个 LED上，用于展示导管接口。为了开发封装电路，查看I/O外设 的特性，决定所需要的Avalon接口。下面是除法电路的封装电 路所需要的接口： （1）系统时钟的一个时钟输入接口； （2 ）通用数据访问的Avalon MM从设备接口； （3 ）中断发送器接口，用于操作完成时发送中断请求； （4 ）8个分立LED的导管接口。 2 寄存器映射 寄存器映射定义了相关I/O端口的地址。对Nios II处理器 （即， Avalon MM主设备）来说，这些地址是相对于I/O模块基地址的 偏移量。下面为除法电路的每个信号分配独立的寄存器偏移量。 写地址 （数据源于CPU） 读地址 （数据传向CPU） --偏移量为0 （被除数寄存器） --偏移量为3 （商寄存器） * W-1位到0位：被除数 * W-1位到0位：商 --偏移量为1 （除数寄存器） --偏移量为4 （余数寄存器） * W-1位到0位：除数 * W-1位到0位：余数 --偏移量为2 （start信号寄存器） --偏移量为5 （ready信号寄存器） * 用于产生使能脉冲 * 第0位：ready状态 --偏移量为6 （done_tick寄存器） --偏移量为6 （done_tick寄存器） * 用于清除done_tick标示 * 第0位：done_tick标志 3 封装的除法电路 （VHDL） library ieee; use ieee.std_logic_ 1164.all; entity chu_avalon_div_demo is generic( W: integer: 32; CBIT: integer: 6 ); -- CBIT log2(W)+1 port ( -- 连接到Avalon时钟输入接口 clk, reset: in std_logic; -- 连接到Avalon MM从设备接口 div_address: in std