- 1、本文档共28页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
多功能数字时钟器
1.系统概述
1.1 工作原理多功能时钟控制器一般有振荡器、分频器、计数器、BCD-七段显示译码/驱动器、LED七段显示数码管、时间校准电路几部分组成。标准秒脉冲发生器与晶体振荡器产生一个标准的振荡信号,然后经过整形、多级分频后获得周期为1S的标准秒脉冲信号(也可以采用CMOS集成电路作为秒信号源)。标准秒脉冲发生器是计时器的核心部分,其精度和稳定度决定了数字电子计时信号送计数器进行计数,并将累计的结果以数字显示其时、分。“秒”位显示由两级计数器和译码器组成的六十进制计数器来实现;“分”为显示电路与“秒”位显示电路相同;“时”位显示两级计数器和译码器组成的二十四进制计数器来实现。所有计时的结果均由LED七段显示显示数显示。
2.用中小规模门电路构成时钟电路,用RAM62256存储器设计可编程时间顺序控制器。系统框图如下。
.
在本次课程设计中我采用中小规模门电路构成时钟电路,用RAM6264存储器设计可编程时间顺序控制器。其系统框图如下。
多功能控制器方框图
2. 单元电路设计与分析
2.1电路构成?(1)秒信号发生器:U1 CD4060十四位二进制串行计数器/分频器和振荡器;U2 JK触发器CD4027及32768HZ晶体,这三部分共同构成秒信号发生器。
(2)秒计数器:U3、U4两片74LS160构成秒个位十进制计数器和秒十位六进制计数器。
(3)分计数器:U5、U6两片74LS160构成分个位十进制计数器和分十位六进制计数器。
(4)时计数器:U7、U8两片74LS160构成时个位十进制计数器和时十位六进制计数器。
(5)秒计时显示译码/驱动器:U9、U10两片74LS48构成秒个位和秒十位计时数显示译码/驱动器。
(6)分计时显示译码/驱动器:U21、U22两片74LS48构成分个位和分十位计时数显示译码/驱动器。
(7)时计时显示译码/驱动器:U23、U24两片74LS48构成时个位和时十位计时数显示译码/驱动器。
(8)分、时计时显示电路:四个LED共阴极七段数码显示管构成分、时计时显示器。
(9)时间校准电路:U18、U19两片74LS00四双输入与非门构成时间校准电路。
2.1.2 编程控制部分
(1)编程写入单元
(2)编程译码/驱动器单元
(3)编程计数单元
在以上电路中,时钟电路起控制和主导作用。
2.2 单元电路设计及元器件介绍
f0=32768Hz的石英晶体和U1 CD4060 CMOS计数器构成一个稳定性极好,精度较高的时间标准的时间标准信号源。改变电容C2可以对振荡器的频率进行微调,通过U1CD4060引脚9,输出频率为32768Hz的方波作为数字钟的计时标准信号。经过十四次分频,f0=f0/214=2Hz,在U1的第3脚得到2Hz的秒信号方波脉冲。U2 CD4027为JK触发器,对U1输出的方波进行二次分频。在U2的第一端得到1Hz的秒信号方波脉冲。
(1)CD4060
CD4060是一种带有振荡器的14级分频器电路。用作振荡器时需外接R、C元件或石英晶体和电容器。(和CP0)的下降沿,计数器以二进制进行计数。在时钟脉冲线上使用施密特触发器对时钟上升和下降时间无限制。引脚图如下。
——时钟输入端
——时钟输出端
——反相时钟输出端
—,———j计数器输出端
—— 第十四级计数器反相输出端
(2)CD4027
CD4027是包含了两个相互独立的互补对称的JK主从触发器的单片集成电路。每个触发器分别提供J、K置位、复位和时钟输入信号,及经过缓冲的和输出信号CD4027可用于性能控制、寄存器和触发器等电路。加在J、K输入端的逻辑电平通过内部自行调整来控制每个触发器的状态,在时钟脉冲上升沿改变触发器状态。置位和复位功能与时钟无关,均为高电平有效。CD4027的引脚图如下。
功能表
输入 输出功能 输入 输出功能 CP J K SD RD CP J K SD RD ↑
↑
↑
↑ H
H
L
L L
H
H
L L
L
L
L L
L
L
L H L
翻 转
L H
保 持 L
X
X
X X
X
X
X X
X
X
X L
H
L
H L
L
H
H 保 持
H L
L H
H H 2.2.2 二十-四进制和六十进制计数器
74LS160 可预置二—十进制(BCD)计数器(U3~U12) 74LS160是4位二进制同步加计数器。它的内部逻辑结构和逻辑符号如下图。
图中为同步置数控制端,为异步置0控制端,CTP和CTT为计数控制端;A~D为并行数据输入端,QA~QD为输出端,CO为进位端。74LS160的功能表如下,
输入 输出 说明 CTP CTT CP QD QC QB
您可能关注的文档
- 外国文学史演示文稿.ppt
- 外国新闻事业史重点内容梳理.doc
- 外国经济思想史第九讲新剑桥学派:不完全竞争经济学.ppt
- 外国语毕业论文-怎样提高学生的听力能力.doc
- 外国美术史 ———新古典主义 产生的背景 18世纪下半叶,法国资产阶级和 .ppt
- 外国近现代建筑起源.doc
- 外国陶艺史教案.doc
- 外地工程监理企业.doc
- 外地建筑业企业进广.doc
- 外地监理公司进乐.doc
- 《GB/T 32151.42-2024温室气体排放核算与报告要求 第42部分:铜冶炼企业》.pdf
- GB/T 32151.42-2024温室气体排放核算与报告要求 第42部分:铜冶炼企业.pdf
- GB/T 38048.6-2024表面清洁器具 第6部分:家用和类似用途湿式硬地面清洁器具 性能测试方法.pdf
- 中国国家标准 GB/T 38048.6-2024表面清洁器具 第6部分:家用和类似用途湿式硬地面清洁器具 性能测试方法.pdf
- 《GB/T 38048.6-2024表面清洁器具 第6部分:家用和类似用途湿式硬地面清洁器具 性能测试方法》.pdf
- 《GB/T 18238.2-2024网络安全技术 杂凑函数 第2部分:采用分组密码的杂凑函数》.pdf
- GB/T 18238.2-2024网络安全技术 杂凑函数 第2部分:采用分组密码的杂凑函数.pdf
- 《GB/T 17215.686-2024电测量数据交换 DLMS/COSEM组件 第86部分:社区网络高速PLCISO/IEC 12139-1配置》.pdf
- GB/T 13542.4-2024电气绝缘用薄膜 第4部分:聚酯薄膜.pdf
- 《GB/T 13542.4-2024电气绝缘用薄膜 第4部分:聚酯薄膜》.pdf
文档评论(0)