CPCI技术介绍.ppt

低电平有效的TTL开集电极信号是由支持热插拔能力的适配卡插入或移动后驱动产生的。系统主设备使用这个中断信号来阻止软件在系统管理I/O、存储器和中断资源时访问其他适配器。 * 并且这些插槽按照板中心间距为20.32mm（0.8inch）的线性拓扑结构排列，其中系统插槽定位于总线段的最左端或最右端。 通过连接地址线AD31～AD25中的一条到和每块适配板的IDSEL引脚（J1:B9），配置阶段每块适配板都对应了唯一的一个地址。 ·适配板和背板之间的电源分配为：背板20mV，适配板30mV。 ·适配板和背板之间的电源分配为：背板96mV，适配板144mV。 并且这些插槽按照板中心间距为20.32mm（0.8inch）的线性拓扑结构排列，其中系统插槽定位于总线段的最左端或最右端。 通过连接地址线AD31～AD25中的一条到和每块适配板的IDSEL引脚（J1:B9），配置阶段每块适配板都对应了唯一的一个地址。 关于PICMG PICMG ：PCI Industrial Computer Manufacturers Group PCI工业计算机制造组织 。目的是为众多工业计算机厂商提供标准的产品规范。 PICMG 规范包括 ： 1.X 系列：主要针对传统的PCI 产品 2.X 系列：主要针对CompactPCI 产品 3.X 系列：主要针对ATCA, 下一代高级通 讯架构产品 Compact PCI概述（后面简称CPCI） 根据PICMG组织提供的标准规范而设计的工业级嵌入式计算机。 基于PCI总线，拥有模块化的结构。 拥有坚固的机械结构和优异的通风散热特性。 具有高可靠，高可用性，平均维护时间(MTTR) 短，平均无故障时间(MTBF)长。 适合于高速的数据处理及其高速的数据传输等应用。 CPCI的核心技术 流行的PCI总线 坚固耐用的欧式插卡技术与尺寸规范 可靠的针脚，针孔连接方式 高性能的PCI总线 32bit / 33 MHz 64bit / 66MHz 高速的数据传输速度 ：132 - 528MB/s 在软件 ，功能和电气上，同PCI 规范rev 2.1完全兼容 CPCI板卡外观——欧式插卡结构 PICMG定义的3U和6U规格 CPCI板卡外观 3U 6U CPCI背板 系统槽和外围槽使用特殊标识区分开 基于物理槽和逻辑槽的概念定义插槽编号 每个总线段包含一个系统槽和7个外围设备槽 槽中心间距20.32mm（0.8 inch） CPCI连接器 针孔互联机制 高密度(2mm孔距) 有效屏蔽EMI/RFI 固定编码键的编码机制 CPCI连接器定义 J1：32- bit PCI (110 pins) J2：64- bit PCI (110 pins) J3~J5：背板I/O， 用户自定义I/O或 rear panel I/O (315 pins) CPCI针脚对热插拔的设计 在背板上根据不同的功能定义了4种不同长短的针脚 不同长短的针脚具有不同的嵌入顺序 热插拔系统的形式 系统类型 硬件连接 软件连接 基本热插拔 硬件自动完成 手动完成 完全热插拔 硬件自动完成 软件控制 高实用性 软件控制 软件控制 CPCI总线接口信号 CPCI附加信号 PRST＃：用来重启系统槽适配器 DEG＃和FAL＃：供电状态信号 SYSEN#：系统槽识别 ENUM#：系统枚举 GA[4..0]：物理槽寻址 J1/P1上定义了IPMB_SCL，IPMB_SDA和IPMB_PWR：用来整合系统管理特性，包含适配板识别、环境控制和电压控制等。 CPCI适配器退耦需求 为了消除每10个功能引脚之间的相互作用，必须将一个高速退耦0.1uF的瓷片电容靠近连接器。 当适配器使用±12 V电压时，＋12V和－12V位置需要连接一个0.1uF电容即使未被使用时。 每个10uF低ESR的电容必须定位在靠近连接器的位置。 CPCI端接终端 端接终端可以减小每块适配卡对PCI背板的影响，电阻应设置在信号连接器引脚的15.2mm（0.6英尺）内。 适配卡上许多PCI总线信号都在CPCI连接器接口处串一个10 欧姆排终端电阻。 信号包括：AD0-AD31,C/BE0#-C/BE3#，PAR，FRAME#,IRDY#,TRDY#,STOP#，LOCK#，IDSEL,DEVSEL#,PERR#,SERR#及RST#。 INTA#,INTB#,INTC#,INTD#,AD32-AD63，C/BE4#-C/BE7#,REQ64#,ACK64#以及PAR64，这些信号被引用时也需要加端接终端电阻。 不需要端接终端电阻：CLK，REQ＃以及GNT＃ CPCI适配