- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA练习题答案txt
EDA练习题答案txt
EDA技术试卷
一、填空题
1、某一纯组合电路输入为in1,in2和in3,输入出为out,则该电路描述中always的事件表达式应写为always@(in1,in2,in3 );若某一时序电路由时钟clk信号上升沿触发,同步高电平复位信号rst清零,该电路描述中always的事件表达是应该写为always @( posedge clk )。
2、在模块中对任务进行了定义,调用此任务,写出任务的调用 mytast(f,g,m,n,p) 。
task mytast; 要求:变量的传递关系如下
output x,y; m——a,n——b,p——c,x——f,y——g
input a,b,c;
…….
endtask
3、if(a) out1=int1; 当a= 1 执行out1=int1
else out1=int2; 当a= 0 执行out1=int2
4、4’ b10012= 4’b100100 ,4’ b10012= 4’b0010 。
5、下面程序中语句5、6、7、11是 并行 执行,语句9、10是 顺序 执行
1 module M(……);
2 input ……. ;
3 output ……;
4 reg a,b……;
5 always@(……..)
6 assign f=cd;
7 always@(……..)
8 begin
9 a=…….;
10 b=…….;
end
11 mux mux1(out,in0,in1);
Endmodule
选择题:
1、下列标示符哪些是合法的(B )
A、$time B、_date C、8sum D、mux#
2、如果线网类型变量说明后未赋值,起缺省值是(D )
A、x B、1 C、0 D、z
3、现网中的值被解释为无符号数。在连续赋值语句中,assign addr[3:0]=-3;addr被赋予的值是( A )
A、4’b1101 B、4’b0011 C、4’bxx11 D、4’bzz11
4、reg[7:0] mema[255:0]正确的赋值是(A )
A、mema[5]=3’ d0, B、8’ d0; C、1’ b1; D、mema[5][3:0]=4’ d1
5、在code模块中参数定义如下,请问top模块中d1模块delay1、delay2的值是( D )
module code(x,y); module top;
paramee delay1=1,delay2=1; …………….
……………………………… code #(1,5) d1(x1,y1);
endmodule endmodule
A、(1,1) B、(5,5) C、(5,1) D、(1,5)
6、“a=4’ b11001,b=4’ bx110”选出正确的运算结果(B )
A、ab=0 B、ab=1 C、ba=x D、ba=x
7、时间尺度定义为timescale 10ns/100ps,选择正确答案(C )
A、时间精度10ns B、时间单位100ps C、时间精度100ps D、时间精度不确定
8、若a=9,执行$display(“current value=%0b,a=%0d”,a,a)正确显示为(B )
A、current value=1001,a=09 B、current vale=1001,a=9
C、1001,9 D、current vale=00…001001,a=9
9、aways begin #5 clk=0;#10 clk=~clk;end产生的波形( A )
A、占空比1/3 B、clk=1 C、clk=0 D、周期为10
10、在Verilog中定义了宏名 `define s
您可能关注的文档
最近下载
- 王力《古代汉语》教案.doc
- 排球大单元教学计划18课时.doc VIP
- 开学第一课(课件)七年级英语上册(人教版2024).pptx VIP
- 2024年GD省生态环境监测专业技术人员大比武模拟试卷及答案-3应急监测.pdf VIP
- 鸿蒙HarmonyOS应用开发者高级认证练习题及答案01.docx
- 文献检索的方法以及技巧ppt课件.docx VIP
- 2024年某省生态环境监测专业技术人员大比武模拟试卷及答案-3应急监测.pdf VIP
- 2025年乡镇农技站高标准农田建设管理员招聘面试题库附答案.doc VIP
- 锚杆长度检测课件.pptx VIP
- 2025年乡镇农技站高标准农田建设管理员招聘面试专项练习含答案.doc VIP
文档评论(0)