处理器性能提高技术.ppt

微机原理与接口技术－－基于IA-32处理器和32位汇编语言·第4版 第9章 处理器性能提高技术 第 9 章处理器性能提高技术 9.1 精简指令集计算机技术 9.2 指令流水线技术 9.3 浮点数据处理单元 9.4 多媒体指令 9.1 精简指令集计算机技术 精简指令集计算机技术起源 向量巨型机CRAY-I：精简指令、面向寄存器操作 IBM 801小型机：单周期固定格式指令、高速缓冲存储器以及编译技术相结合 RISC-I：第一个精简指令集计算机处理器芯片 在高档的工程工作站得到广泛应用 最新开发的处理器普遍采用精简指令集计算机设计思想 9.1.1 复杂指令集和精简指令集 复杂指令集计算机CISC 指令系统丰富、程序设计方便、程序短小、执行性能高 处理器硬件复杂，不易使用先进的流水线技术，导致其执行速度和性能难以进一步提高 精简指令集计算机RISC 指令系统很简单，只有少数简单、常用的指令 处理器硬件简单，比较方便地实现优化 处理器性能公式 处理器执行时间＝IC×CPI×T IC＝程序的指令条数 CPI＝执行每条指令所需的平均时钟周期数 T＝每个时钟周期的时间（时钟频率的倒数） 处理器执行程序时间越少，计算机性能越高 减少时钟周期时间T，即提高时钟频率 CISC通过使用复杂指令减少IC RISC使用简单指令减少CPI 9.1.2 RISC技术的主要特点 指令条数较少 寻址方式简单 面向寄存器操作 指令格式规整 单周期执行 先进的流水线技术 编译器优化 …… 9.2 指令流水线技术 洗衣房的流水作业 三个阶段： 1. 水洗(30) 2. 烘干(40) 3. 熨烫(20) 9.2.1 指令流水线 1. 流水线思想 指令流水线技术：把执行指令这个过程分解成多个子过程，执行指令的功能单元也设计成多个相应的处理单元，多个子过程在多个处理单元并行操作，同时处理多条指令 没有减少每个指令的执行时间 有助于减少整个程序（多条指令）的执行时间 指令流水线开始需要“填充时间（Fill）”，最后有一个“排空时间（Drain）” 指令流水线的时空图 2. 流水线中的指令相关 指令相关：指令之间存在相互依赖关系 常使下一条指令无法在设计的单位时间内执行 导致流水线的“断流”，性能降低 有三种类型的指令相关 资源冲突：当指令重叠执行过程中，硬件资源满足不了指令重叠执行的要求 数据相关：在同时执行的多条指令中，一条指令依赖前一条指令的执行结果(数据)无法得到 控制相关：流水线遇到分支指令或其他改变PC值的指令 9.2.2 80486的指令流水线 5级指令流水线，每级1个时钟周期 ? PF??指令预取（prefetch） ? D1??指令译码1（decode stage 1） 对所有操作码和寻址方式信息进行译码 ? D2??指令译码2（decode stage 2） 将操作码扩展为ALU控制信号，存储器地址计算 ? EX??指令执行（execute） 完成ALU操作和Cache存取 ? WB??回写（write back） 更新在EX步骤得到的寄存器数据和状态标志 数据旁路（直通） MOV reg1, mem1 ADD reg1, reg2 MOV mem2, reg1 流水线停顿 MOV reg1, mem1 ADD reg2, [reg1] 预取分支目标 CMP reg, imm JC target …… target： 9.3 浮点数据处理单元 传统的处理器或简单的微控制器只有整数处理单元 有些实数经过移动小数点位置，可以用整数编码表达和处理，但可能要损失精度 实数经过一定格式转换后，完全用整数指令仿真，但处理速度难尽人意 计算机表达实数要采用浮点数据格式 x87 FPU（Floating-Point Unit） Intel 80x87浮点协处理器与80x86处理器配合 80486及以后的IA-32处理器集成浮点处理单元 9.3.1 实数编码 实数（Real Number）的科学表示法表达 -123.456＝-1.23456×102 包括三个部分 指数：反映数据的大小或量级 有效数字：反映数据的精度 符号位：表达数据的正负 实数是一个连续系统，理论上可以表示任意大小与精度的数据 计算机表达实数的浮点格式采用科学表达法，精度和大小有限，表达的数值离散，只是实数系统的一个子集 1. 浮点数据格式 符号（Sign） 表示数据的正负 在最高有效位（MSB） 负数＝1，正数＝0 指数（Exponent）＝阶码 表示数据以2为底的幂 恒为整数，使用偏移码表达 有效数字（Significand） 表示数据的有效数字，反映数据的精度 一般采用规格化形式，是一个纯小数 尾数（Mantissa）、小数或分数（Fraction） 浮点数据格式 2. 浮点阶码 标准