是德科技表征28Gbs收发信机的技巧和先进技术-Keysight.PDFVIP

是德科技 表征 28 Gb/s 收发信机的技巧和 先进技术 白皮书 2015 年 DesignCon 展会 引言 随着数据服务使用的增加，对网络各个层面的性能要求也在增加。仅仅几年以前，最 先进的串行数据传输速率还是 11 Gb/s 。一些新的标准如 OTU4 与 100 GbE ，现在要 求使用更高速率的数据输出，但同时又要求具备更小的功率和更小的物理体积。这些 新标准现在要求收发信机每个通道的速率超过 25Gb/s 。为了满足这一需求，工程师 现在必须要设计、研发和验证拥有多个 28Gb/s 收发信机通道的主板和系统 1 。当收发 信机以这些速率运行时，整个串行传输和测量生态系统都充满了挑战。串行传输通道 在设计时必须能够支持这些大幅提高的带宽。另外，设计、开发、审核和验证物理硬 件层的任务必须适应这些新的挑战。这意味着不仅仅硬件检测设备必须能够支持不断 增加的带宽和动态范围，也意味着现在的仪器软件必须能够移除被测器件和测试设备 输入端口之间的互联结构的不利影响。 Xilinx 目前已生产和组装了一个印刷电路板测试工具，能用 28 Gb/s 收发信机来演示 和表征上述先进的 FPGA 。尽管电路板的设计和制造过程极其谨慎，但在设备封装引 脚发射点和电路板连接器之间的信号仍然有些退化。用户如欲有效评测收发信机，他 们必须能够观察好像最初出现在封装引脚的原始信号。试图在封装引脚处探测信号是 不可行的，因为封装引脚的过孔采用背钻技术制成，通过传统的探测技术是接触不到 的。即使能够探测封装引脚过孔上的引脚，探头可能对通过观测器的信号完整性产生 干扰，从而会引发更多的问题。 当 28Gb/s 的数据率上升时间下跌至 15PS 和相应的传输带宽跳至 33 GHz 时，测试设 备和被测器件之间的互联效果不能被忽略（在一个 PCB 上约 2 毫米的电气长度）在复 杂系统中，由于封装 ballout 、电路板过孔和线轨、连接器和电缆的影响，连接夹具通 道上会产生信号减损。由于通道传递函数就像一个低通滤波器一样，它对于一次分离 一个部分并优化对于目标频率范围的路径非常重要。互联固定通道去嵌入化要求抖动 标准的最前沿设计，以能够在被测器件和 EM 模拟器引脚正确的放置参考平面，以验 证和调整校准标准用于改善精度2 。在测量过程中对夹具进行去嵌入并不新颖，但对 于会带来 AFR 2x 直通与 TRL 校准3 、部分去嵌入与全部去嵌入、过滤与带宽等问题的 被测器件引脚来说，要确定 28 Gb/s SERDES 测量的正确方法，必须进行分析和折衷， 以支持傅立叶变换和尼奎斯特采样要求。这一实验信号完整性项目中接受的挑战是在 给定应用中，演示夹具去嵌入模型的设计、仿真、测量、处理和验证。 3 | 是德科技 | 表征 28 Gb/s 收发信机的技巧和先进技术 - 白皮书 作者 Jack Carrel ，Xilinx Robert Sleigh ，安捷伦科技公司 Heidi Barnes ，安捷伦科技公司 Hoss Hakimi ，Xilinx Mike Resso ，安捷伦科技公司 摘要 当 SERDES 链路以 28Gb/s 速率工作时，要验证和测量并不繁琐。生态系统的整个的串 行传输和测量必须考虑在内，以精确表征设备引脚的波形和抖动性能。即使是最好的表 征电路板，也会以信号降级过孔、传输线、从设备到测量仪器路径上的连接器来结束。 要进行精确的去嵌入，必须谨慎选择和测量校准结构。基于模型建立的测量支持对测量 参考平面进行验证和优化。另外，PPL、带宽、峰值支持以亚皮秒的分辨率来恢复精确、 一致的抖动测量。测试夹具的设计和去嵌入与仪器设置，对于示波器复原发射器每 36 pS 发出的未失真波形发挥着重要作用。 4 | 是德科技 | 表征 28 Gb/s 收发信机的技巧和先进技术 - 白皮书 作者简历 Heidi Barnes ，安捷伦 Eesof EDA 小组高速数字化应用的高级应用工程师。她过去曾在爱 德万集团旗下的惠瑞捷工作 6 年以上，从事 ATE 测试夹具的信号完整性研究工作，6 年 在安捷伦科技公司从事射频/ 微波微电路封装工作。她最近在四月份再次重新加入了安 捷伦科技公司。她拥有加州理工学院电子工程学学士学位。 Mike Resso ，安捷伦科技公司部件测试部门信号完整性应用专家，在测试和测量领域有 长达 20 多年的