秒表倒计时电路.docVIP

电子设计与制作实训报告 项目组长 ×× × 学号 × × 成 员 × × × × 专 业 电子信息工程 班级 × 实验项目名称 秒表倒计时电路设计 指导教师及职称 ××× 开课学期 × 至 × 学年 ×学期 上课时间 × 年 × 月 × 日 一、实验设计方案 实验名称：秒表倒计时电路设计 实验时间：×× 小组合作： 是● 否○ 小组成员：×××× 实验目的： 对数字电路知识有更进一步的了解； 熟练计数器集成电路如74191的使用方法； 熟练555电路的应用，数码管、7段显示译码器电路的使用。 实验场地及仪器、设备和材料： 实验场地： 实验仪器：电脑、proteus仿真软件 材料：电烙铁、碳锡丝、电阻、数码显示管、555定时电路、74LS161芯片等 实验过程（实验原理、实验内容、及实验步骤等）： （1）设计要求： 设计一个秒表倒计时电路，计时最大值为59秒，每隔一秒钟减1，最小值为0秒，接着再回到59秒，58秒，57秒，……,0秒，59秒，58秒，57秒，如此循环往复。 采用7段数码管显示时间。 可能的话，在上述要求的基础上进行相关扩展功能的设计。 先进行原理分析与方案选择，采用仿真软件（比如Proteus或Quartus）进行设计；功能实现后，设计并制作实际电路并进行调试，完成一份设计报告。 （2）实验大致步骤： 根据设计要求，构思出基本路线，利用proteus仿真软件画出电路图； 在原有的电路仿真图的基础上进行相关的 扩张功能设计，并调试； 根据proteus仿真出的电路图焊出电路板； 调试电路板。 （3）实验原理： 1）555定时器部分： 555定时器是一种模拟和数字功能相结合的中规模集成器件 1脚：外接电源负端VSS或接地，一般情况下接地。 2脚：低触发端 3脚：输出端Vo 4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。 5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。 6脚：TH高触发端。 7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。 8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。 在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为的情况下，555时基电路的功能表如表所示。 555定时器的功能表如下： 清零端 高触发端TH 低触发端TL Q 放电管T 功能 0 × × 0 导通 直接清零 1 0 1 × 保持上一状态 保持上一状态 1 1 0 1 截止 置1 1 0 0 1 截止 置1 1 1 1 0 导通 清零 555定时器的单稳态触发电路只有一个稳态状态。在未加触发信号之前，触发器处于稳定状态，经触发后，触发器由稳定状态翻转为暂稳状态，暂稳状态保持一段时间后，又会自动翻转回原来的稳定状态。 单稳态触发器一般用于延时和脉冲整形电路。接通电源后，未加负脉冲 ，而C充电， 上升，当 时，电路 输出为低电平，放电管T导通，C快速放电， 使 = 0。这样，在加负脉冲前， 为低电平， = 0，这是电路的稳态。在t = t0时刻 负跳变（ 端电平小于 ），而 = 0（TH端电平小于 ），所以输出 翻为高电平，T截止，C充电。 按指数规律上升。t = t1时， 负脉冲消失。t = t2时 上升到 （此时TH端电平大于 ， 端电平大于 ）， 又自动翻为低电平。在 这段时间电路处于暂稳态。t t2，T导通，C快速放电，电路又恢复到稳态。由分析可得：输出正脉冲宽度 tW = 1.1RC 555定时器用于实际中的实例有：能发出“叮、咚”声门铃的电路和旋光彩灯控制电路 上图为由555定时器和外接定时元件R、C构成的单稳态触发器。D为钳位二极管，稳态时555电路输入端处于电源电平，内部放电开关管T导通，输出端Vo输出低电平，当有一个外部负脉冲触发信号加到Vi端。并使2端电位瞬时低于1/3VCC，低电平比较器动作，单稳态电路即开始一个稳态过程，电容C开始充电，Vc按指数规律增长。当Vc充电到2/3VCC时，高电平比较器动作，比较器A1翻转，输出Vo从高电平返回低电平，放电开关管T重新导通，电容C上的电荷很快经放电开关管放电，暂态结束，恢复稳定，为下个触发脉冲的来到作好准备。波形图见图（b）。 暂稳态的持续时间Tw（即为