一种32位dsp cache的设计与验证技术研究.pdfVIP

摘要 摘要 数字信号处理器(DSP)在通信、控制、军事、家电等领域内得到了广泛应用。随 着集成电路技术的快速发展，CPU的速度提高很快，但存储器的速度提高相对较慢，这 样就产生了一个瓶颈问题，在实际系统中普遍采用cache解决此问题。本文的研究工作 以XX研究所的XX 行综合生成网表的ASIC设计流程；存储器的设计采用全定制设计方法，本文主要研究 其电路级设计。 为提高系统的处理效率，本文设计的cache采用哈佛结构。在哈佛结构的cache控 制器设计中，映射算法采用4路组相联的映射算法。在替换算法的设计中，指令cache 离的设计方案，有效降低了系统功耗。引入了动念重构技术，动态调整cache的大小， CMOS工艺库对进行了综合，综合的结果为面积28万平方微米，速度5．7 利用O．25,um ns。电路工作在100MHz的时钟频率下，满足了设计要求。 针对cache存储器的设计，本文首先研究了译码器的优化技术，采用该技术可显著 减小译码器的功耗；接着对cache存储单元的设计进行了研究。为了加快存储器的工作 速度、减小功耗，设计了一种基于正反馈原理工作的差分灵敏放大器。在HSIM仿真器 里，观测得到存储器的动态功耗为25mW。存储器读周期的关键路径延迟为2．4ns，写 周期的关键路径延迟为2．7ns，满足了设计要求。 关键词：cache，DSP，控制器，存储器，优化，仿真 Abstract Abstract been usedincommunication Di百talSignalProcessor(DSP)haswidely systems， electronicsandhousehold the of controllers，military appliances．Withrapiddevelopment circuit ofCPUsisincreasedmuchmore thanthatof integratedtechnology,thespeed quickly them．In is abottleneckbetween systems，cacheusuallyadopted memories，creating practical a XX tosolvethis thesisisbasedonDSP in research problem．This designproject institute， two ofwork：cachecontrollerandcache cache includingparts design memorydesign．The controller the ASIC flowwithmodule designadoptstop—downdesign cache the code and tools．Thememorydesignadopts programmingsynthesisusingSynopsys full-custom