静态测试功耗优化技术研究.pdfVIP

610 计算机技术与应用进展·2006 静态测试功耗优化技术+ 王伟1李晓维2张佑生1方芳1 1合肥工业大学计算机与信息学院合肥230009 2中国科学院计算技术研究所信先进测试技术实验室北京100080 抽要：本文设计了一种基于堆栈效应的漏电流模拟嚣，并提出了通过该模拟器，利用测试向量中 特有的不确定位以优化测试中静态功耗的方法．实验表明，在不影响故障覆盖率的前提下，该方法能 够有效优化测试中的静态功耗，并且测试向量中的不确定位所占比例越多，优化的效果越明显。 关镌词：静态功耗测试功耗漏电流不确定位 口 随着集成电路产业的发展，片上系统晶体管的集成度越来越大，测试时的高功耗成为一个无法回避的 问题。通常在测试模式下，芯片的功耗会比在正常模式下的功耗大的多。目前研究表明测试功耗最大能够 达到正常工作情况下的两倍左右…。测试中，过大的电流流动，特别是对于使用超深亚微米工艺制造的芯片， 会带来较大的噪声，并使串扰等问题加剧，最终导致某些信号的畸变，产生误检或漏检，极有可能降低芯 片的可靠性。 测试功耗主要由两部分组成：测试时的动态功耗和测试时的静态功耗。随着工艺的发展，静态功耗的 比重不断提高，已经接近动态功耗并有超过的趋势(图1121)。由于静态功耗的重要地位，如何减小测试时 的静态功耗将是一个值得研究的新问题。 量 莹 帕 墨 口_蹿告∞}oj 量 兽 邑 田1动静态功耗发晨趋势田 正是由于测试功耗的重要性和复杂性，测试功耗目前已经形成了一个新的研究领域。【3】采用在扫描链 (H020120120130)；中国科学院计算技术研究所基金20056601)-16)． 作者简介：王伟，男t博士生；李晓维，男，研究员，博士生导师，IEEE高级会员：张佑生，男，教授，博士生导师；方芳， 女．博士生 中插入逻辑门的方法以减小测试功耗。【4】给出了用于减小内建自测试(BIST)峰值功耗的自动测试向量生 成(ATPG)算法。【5】给出了低功耗LFSR的结构等。 本文考虑测试豹特点，针对测试向量提出了一种基于遗传算法的优化技术来降低芯片测试中的静态功 耗这一新领域的新问题。 2基于堆栈效应的漏电流模拟器 静态功耗主要是指电路中的漏电流引起的功耗。在目前的工艺条件下，亚阈值电流在漏电流中占有统治 地位，减小测试中的静态功耗主要就是减小电路中的亚闽值电流。 为了减小测试时的静态功耗，首先需要对漏电流进行精确计算。研究晶体管的堆栈效应可以帮助我们 快速1精确的计算静态功耗。在其他条件相同的情况下，级联两个或两个以上处于O印状态(不导通状态) 的晶体管比相同类型的处于OFF状态的单个晶体管产生的漏电流小，这种现象就是晶体管的堆栈效应。实际 上，级联OFF状态的晶体管越多，漏电流越小。而对整块电路而言，输入向量会使电路内部的晶体管处于不 同的状态(ON或OFF)，大量Ⅸ下状态的晶体管就呈现出这种堆栈效应，对电路中的漏电流产生影响，即 电路的漏电流取决于电路的输入矢量。表1列