第2章DSP技术.ppt

第2章 TMS320C54x的硬件结构及原理 第2章 TMS320C54x的硬件结构及原理 第2章 TMS320C54x的硬件结构及原理 TMS320C54x系列DSP结构框图 TMS320VC5402芯片结构 （1）存储空间 多总线结构。片内有3条16位数据总线（CB、DB、EB）、1条16位的程序总线（PB）、以及4条对应的地址总线。 地址线20根，可寻址程序空间1M字，数据和I/O空间各64K字。 片内ROM容量为4K×16位 片内双寻址RAM(DRAM)容量为16K×16位。 （2）在片内外围电路 软件可编程等待状态发生器和可编程分区切换逻辑电路。 带有内部振荡器或用外部时钟源的片内锁相环（PLL）时钟发生器。 2个高速、全双工多通道缓冲串行口（McBSP） 增强型8位并行主机接口（HPI8） 2个16位定时器 6通道DMA控制器 具有符合IEEE1149.1标准的在片仿真接口JTAG。 （3）电源、时钟与封装 单周期定点指令的执行周期为10ns（100MIPS） I/O电源电压3.3V，内核1.8V 可用IDLE1、IDLE2、IDLE3指令控制芯片功耗以工作在省电方式。 144引脚的薄形四边形引脚扁平封装（LQFP）或144脚的球栅阵列封装（BGA）。 TMS320VC5402芯片的结构及技术性能