DSP原理与应用-【第2章-DSP的硬件结构】.pptVIP

第二章DSP的硬件结构 主要内容 DSP的硬件结构特点 CPU CALU 硬件乘法器 移位和溢出 数据地址发生器DAG 片内存储器及总线 定点DSP与浮点DSP 多处理器接口 DSP的硬件结构 DSP的硬件结构，大体上与通用的微处理器相类似，由CPU、存储器、总线、外设、接口、时钟等部分组成，但又有其鲜明的特点。 Von Neuman结构与Harvard结构 Harvard结构 程序与数据存储空间分开，各有独立的地址总线和数据总线，取指和读数可以同时进行，从而提高速度，目前的水平已达到90亿次浮点运算/秒（9000MFLOPS） MIPS--Million Instruction Per Second MFLOPS--Million Floating Operation Per Second 流水操作（pipeline） 独立的硬件乘法器 独立的DMA总线和控制器 有一组或多组独立的DMA（直接存储器访问，Direct memory access）总线，与CPU的程序、数据总线并行工作，在不影响CPU工作的条件下，DMA速度目前已达800Mbps。 CPU 通用微处理器的CPU由ALU（arithmetic logic unit，算数逻辑单元）和CU（control unit，控制单元）组成，其算术运算和逻辑运算通过软件来实现，如加法需要十个机器周期，乘法是一系列的移位和加法，需要数十个机器周期。 DSP的CPU设置硬件乘法器，可以在单周期内完成乘法和累加。 TMS320C2xx的CPU（部分） 硬件乘法器 CALU（arithmetic logic unit，中心算术逻辑单元） 移位 ◎通用微处理器的移位，每调用一次移位指令移动1-bit； ◎DSP可以在一个机器周期内左移或右移多个bit，可以用来对数字定标，使之放大或缩小，以保证精度和防止溢出；还可以用来作定点数和浮点数之间的转换； 溢出 ◎通用CPU中，溢出发生后，设置溢出标志，不带符号位时回绕，带符号位时反相，带来很大的误差； ◎DSP把移位输出的最高位（MSB）存放在一个位检测状态寄存器中，检测到MSB=1时，就通知下一次会发生溢出，可以采取措施防止溢出； 数据地址发生器（DAG） ◎在通用CPU中，数据地址的产生和数据的处理都由ALU来完成； ◎在DSP中，设置了专门的数据地址发生器（DAG，data address generator），实际上是专门的ALU，来产生所需要的数据地址，节省公共ALU的时间； 外设（peripherals） ◎时钟发生器（振荡器与PLL（Phase Locked Loop） ） ◎定时器（Timer） ◎软件可编程等待状态发生器 ◎通用I/O ◎同步串口（SSP）与异步串口（ASP） ◎JTAG扫描逻辑电路（IEEE 1149.1标准) 便于对DSP作片上的在线仿真和多DSP条件下的调试 ALU Arithmetic Logic Unit (ALU) ◎16-bit immediate value ◎16-bit word from data memory ◎16-bit value in the temporary register, T ◎Two 16-bit words from data memory ◎32-bit word from data memory ◎40-bit word from either accumulator Multiplier Compare, Select, and Store Unit(CSSU) ADSP2100 MOTOROLA DSP56000 Lucent DSP1628 Lucent DSP1600 core 定点DSP与浮点DSP ◎浮点格式用尾数形式表示，其动态范围比用小数形式表示的定点格式要大得多，定点DSP中经常要考虑的溢出问题，在浮点DSP中基本上可以不考虑 ◎为了保证尾数的精度，浮点DSP基本上作成32-bit的，其总线、寄存器、存储器等的宽度也相应是32-bit的 ◎浮点DSP的速度更快，尤其是作浮点运算 ◎浮点DSP的价格高，功耗高，开发难度也更大 多处理器接口 TMS320C40有6个8-bit的接口，使多个处理器可以很方便的并行或串行工作，AD公司的ADSP21160也有类似的接口。 TMS320C30 ◎60ns单周期指令执行时间 ◎33.3MFLOPS（浮点运算） ◎16.7MIPS ◎片内4K×32bit的单周期内可访问两次的ROM ◎两个1K×32bit的单周期内可访问两次的RAM ◎64×32bit的指令Cache ◎指令及数据字长为32bi