哈工程第6章_时序逻辑电路_下.ppt

六、检查电路能否自启动 将状态“11” 代入状态方程和输出方程，分别求X=0/1下的次态和现态下的输出，得到： 能自启动 五版： 6.2、6.5、6.9、6.10 6.12、6.13、6.15 ~ 6.20、6.22、6.24 6.26、6.28、6.29、6.34 四版： 自检(6)、5.4、5.6、5.7 5.9、 5.11、5.12 ~ 5.18、5.20 5.22 ~ 5.24、5.28 作业 自动化学院 * 取由1000、0100、0010和0001所组成的状态循环为所需要的有效循环，那么同时还存在着其他几种无效循环。可见，一旦脱离有效循环之后，电路将不会自动返回有效循环中去，所以此种环形计数器时不能自启动的。为确保它能正常工作，必须首先通过串行输入端或并行输入端将电路置成有效循环中的某个状态，然后再开始计数。 * Q0：全0为1，有任意1为0 * 用n位移位寄存器构成的扭环形计数器可以得到含2n个有效状态的循环，状态利用率较环形计数器提高了一倍。从状态循环图中可看到由于电路在每次状态转换时只有一位触发器改变状态，因而在将电路状态译码时不会产生竞争－冒险现象。 * 例：用74160接成一百进制 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数 例：用两片74160接成一百进制计数器 并行进位法 串行进位法 ②M不可分解 采用整体置零和整体置数法： 先用两片接成 N×N 的计数器 然后再采用置零或置数的方法 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数 例：用74160接成二十九进制 整体置零 （异步） 整体置数 （同步） 例：用74160接成一百二十进制 120 ＝ 4×5×6 同步十六进制计数器74161原理图与功能表 同步十六进制计数器74161仿真波形图（1） 同步十六进制计数器74161仿真波形图（2） 同步十进制计数器74160原理图与状态转换图 同步十进制计数器74160仿真波形图 分频器举例： CO输出经反相器接下片CLK的电路图 CO输出直接下片CLK的电路图 CO输出直接下片CLK的波形（1） CO输出直接下片CLK的波形（2） 第5版P351：[题6.19] / 4版 题5.16 P304 [题6.19] 置零信号由QdQa译出 四、移位寄存器型计数器 1. 环形计数器 结构特点 即将FFn-1的输出Qn-1接到FF0的输入端D0 工作原理 根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。 即当连续输入CP脉冲时，环形计数器中各个触发器的Q端或Q’端，将轮流地出现矩形脉冲。 能自启动的环形计数器电路 状态方程 Q0n+1=(Q0+Q1+Q2)’ Q1n+1=Q0 Q2n+1=Q1 Q3n+1=Q2 通过在输出与输入之间接入适当的反馈逻辑电路可以将不能自启动的电路修改为能够自启动的电路 74194接成环形计数器 S1S0=11置数 S1S0=01右移 2. 扭环形计数器 即将 FFn-1 的输出Q’n-1 接到 FF0 的输入端 D0，反馈逻辑函数取为：D0=Q’n-1得到扭环形计数器，也称约翰逊计数器。 结构特点 74194接成扭环形计数器 能自启动的4位扭环形计数器 本节小结 　　寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。 　　寄存器分为基本寄存器和移位寄存器两大类。基本寄存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、并行输出。 　　寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路。 五、计数器应用实例 例1，计数器+译码器→顺序节拍脉冲发生器 例2，计数器+数据选择器→序列脉冲发生器 发生的序列000101116.4 时序逻辑电路的设计方法 6.4.1 同步时序逻辑电路的设计方法 设计的一般步骤 一、逻辑抽象，求出状态转换图或状态转换表 1. 确定输入/输出变量、电路状态数。 2. 定义输入/输出逻辑状态及每个电路状态的含意，并对电路状态进行编号。