基于51单片机警车示警装置的设计.doc

  1. 1、本文档共16页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于51单片机警车示警装置的设计

衡阳师范学院南岳学院 综合电子设计报告 题 目: 基于51单片机警车示 警装置的设计 所 在 系:物理与电子信息科学系 专 业: 电子信息工程 班 级: 作者姓名: 指导教师: 2013年 10 月 20 日 摘 要 本设计为基于51单片机警车示警装置的设计,采用模块化、层次化设计。运用单片机STC89C52RC进行数据的分析和处理,为显示提供信号,显示部分采用发光二级管显示。系统电路简单、集成度高、工作稳定、调试方便、检测精度高,具有一定的实用价值。 【关键词】STC89C52RC,发光二级管,喇叭LM386 目 录 引 言 1 1 硬件设计 2 1.1 单片机最小系统 2 1.2 显示系统 6 1.3 喇叭驱动电路 7 2 软件介绍 7 2.1 电路工程设计部分 7 2.2 电路仿真与PLD部分 8 3 原理图 8 4元件清单 9 参考文献 11 附 录 12 引 言 最近几年来,随着科技的飞速发展,单片机领域正在不断的走向社会各个角落,还带动传统控制检测日新月异更新。在实时运作和自动控制的单片机应用到系统中,单片机如今是作为一个核心部件来使用,仅掌握单片机方面知识是不够的,还应根据其具体硬件结构,以及针对具体应用对象特点的软件结合,加以完善。“单片机原理及应用课程设计”是电子类专业的学科基础科,它是继“汇编语言程序设计”,“接口技术”等课程之后开出的实践环节课程[1]。 1 硬件设计 以单片机为核心,起着控制作用。系统包括显示电路复位电路时钟电路。复位电路晶振电路模块电路模块[]。 1.1 单片机最小系统 51单片机是对目前所有兼容intel 8031指令系统的单片机的统称。单片机是在一块芯片内集成了CPU、、、[3]。 图1STC89C52RC单片机 STC89C52RC本身内含40个引脚,32个外部双向输入/输出(I/O)端口,同时内含2个外中端口,个16位可编程定时计数器,2个全双工串行通信口,STC89C51RC可以按照常规方法进行编程,可以在线编程。其将通用的微处理器和Flash存储器结合在一起,特别是可反复擦写的Flash存储器可有效地降低开发成本[]。兼容MCS—51指令系统 32 4k字节可编程闪烁存储器 可编程UARL通道 个16位定时/计数器0-24MHz 2个外部中断源,共8个中断源 256×8bit内部RAM 可直接驱动LED 软件设置睡眠和唤醒功能 低功耗空闲和掉电模式 STC89C52RC主要功能描述 STC89C52RC为40脚双列直插封装的8位通用微处理器,采用工业标准的C51内核,在内部功能及管脚排布上与通用的8xc52相同,其主要用于会聚调整时的功能控制。功能包括对会聚主IC内部寄存器、数据RAM及外部接口等功能部件的初始化,会聚调整控制,会聚测试图控制,红外遥控信号IR的接收解码及与主板CPU通信等。主要管脚有:XTAL1(19脚)和XTAL2(18脚)为振荡器输入输出端口,外接12MHz 晶振。RST/Vpd(9脚)为复位输入端口,外接电阻电容组成的复位电路。VCC(40脚)和VSS(20脚)为供电端口,分别接+5V电源的正负端。P0~P3 为可编程通用I/O脚,其功能用途由软件定义,在本设计中,P0端口(32~39脚)被定义为N1功能控制端口,分别与N1的相应功能管脚相连接,13脚定义为IR输入端,10脚和11脚定义为I2C总线控制端口,分别连接N1的SDAS(18脚)和SCLS(19脚)端口,12脚、27脚及2脚定义为握手信号功能端口,连接主板CPU的相应功能端,用于当前制式的检测及会聚调整状态进入的控制功能[]。P0口:P0口是一组8位漏极开路型双向I/O 口,也即地址/数据总线复用口。作为输出口用时,每位能吸收电流的方式驱动8个TTL逻辑门电路,对端口P0写“1”时,可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时,这组口线分时转换地址(低8位)和数据总线复用,在访问期间激活内部上拉电阻。在Flash 编程时,P0口接收指令字节,而在程序校验时,输出指令字节,校验时,要求外接上拉电阻。P1是一个带内部上拉电阻的8位双向I/O口,P1的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。对端口写“1”,通过内部的上拉电阻把端口拉到高电平,此时可作输入口。作输入口使用时,因为内部存在上拉电阻,某个引脚被外部信号拉低时会输出一个电流(IIL)。与

文档评论(0)

wyjy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档