带有偶效验电位数据发生器课程设计报告.docVIP

长 沙 学 院 课程设计说明书 题目 带有偶效验电位数据发生器 系(部) 电子与通信工程 专业(班级) 电气二班 姓名 学号 指导教师 起止日期 2012年12月16-28号  电子设计自动化设计任务书 系（部）：电子与通信工程系 专业：电气工程及其自动化 指导教师：瞿 曌 课题名称 带有偶校验位的数据发生器设计 设计内容及要求 试设计一个带有偶校验位的数据发生器。该数据发生器具有三个输入端，输入为一组并行3位二进制数码，输岀是一组串行（低位先行）的四位二进制数码，其中串行输岀的数码的最后一位（即最高位）为偶校验位（由数据发送器输出时加入），前3位依次为数据位，当输入的3位二进制码中有奇数个1时，使其偶校验位为1，否则为0。同时数码管也显示输岀的四位二进制数码。系统提供50MHZ频率的时钟源。完成该系统的硬件和软件的设计，并制作出实物装置，调试好后并能实际运用（指导教师提供制作所需的器件），最后就课程设计本身提交一篇课程设计说明书。 设计工作量 1、VHDL语言程序设计； 2、波形仿真； 3、在实验装置上进行硬件测试，并进行演示； 4、提交一份完整的