Verilog及FPGA学习考试必备经典程序(六).pdfVIP

目录 1. 【例11.8】多功能数字钟2 2. 【例11.9】电话计费器程序8 3. 8 位级连加法器 12 4. 8 位并行加法器 13 5. 8 位超前进位加法器 13 6. 8 位并行乘法器 15 7. 4 × 4 查找表乘法器 15 8. 8 位加法树乘法器 17 9. 11 阶 FIR 数字滤波器 18 10. 16 位高速数字相关器20 11. （7 ，4 ）线性分组码编码器22 12. （7 ，4 ）线性分组码译码器23 13. （7 ，4 ）循环码编码器24 14. （7 ，4 ）循环码纠错译码器24 15. CRC 编码 26 1 1. 【例11.8】多功能数字钟 /* 信号定义： clk ： 标准时钟信号，本例中，其频率为 4Hz ； clk_1k ： 产生闹铃音、报时音的时钟信号，本例中其频率为 1024Hz ； mode ： 功能控制信号；为 0 ：计时功能； 为 1 ：闹钟功能； 为 2 ：手动校时功能； turn ： 接按键，在手动校时功能时，选择是调整小时，还是分钟； 若长时间按住该键，还可使秒信号清零，用于精确调时； change ： 接按键，手动调整时，每按一次，计数器加 1 ； 如果长按，则连续快速加 1 ，用于快速调时和定时； hour,min,sec ：此三信号分别输出并显示时、分、秒信号， 皆采用 BCD 码计数，分别驱动 6 个数码管显示时间； alert ： 输出到扬声器的信号，用于产生闹铃音和报时音； 闹铃音为持续 20 秒的急促的“嘀嘀嘀”音，若按住“change”键， 则可屏蔽该音；整点报时音为“嘀嘀嘀嘀—嘟”四短一长音； LD_alert ： 接发光二极管，指示是否设置了闹钟功能； LD_hour ： 接发光二极管，指示当前调整的是小时信号； LD_min ： 接发光二极管，指示当前调整的是分钟信号。 */ module clock(clk,clk_1k,mode,change,turn,alert,hour,min,sec, LD_alert,LD_hour,LD_min); input clk,clk_1k,mode,change,turn; output alert,LD_alert,LD_hour,LD_min; output[7:0] hour,min,sec; 2 reg[7:0] hour,min,sec,hour1,min1,sec1,ahour,amin; reg[1:0]m,fm,num1,num2,num3,num4; reg[1:0] loop1,loop2,loop3,loop4,sound; reg LD_hour,LD_min; reg clk_1Hz,clk_2Hz,minclk,hclk; reg alert1,alert2,ear; reg count1,count2,counta,countb; wire ct1,ct2,cta,ctb,m_clk,h_clk; always @(posedge clk) begin clk_2Hz=~clk_2Hz; if(sound==3) begin sound=0; ear=1; end //ear 信号用于产生或屏蔽声音 else begin sound=sound+1; ear=0; end end always @(posedge clk_2H