基于0.18μm CMOS工艺的2 Gsps 6比特全并行模数转换器设计.pdfVIP

高技术通讯 年第 卷第 期： ： ! 基于 工艺的 比特全并行模数转换器设计 ! # # 刘海涛 孟 桥 王志功 （东南大学射频与光电集成电路研究所 南京 ） 摘 要 基于 $ 工艺，研究并设计了一个精度为 比特、采样率为 的 全并行超高速模数转换器（ ），发现并解决了门限限速效应（ ），进而提高了 的电压比较器的工作速度，并利用平均终端法减小了电路非线性失真。采用分段编码方 式，使电路规模和速度都得到了优化。通过 实现流片，有效面积为 。实测 结果表明，该 芯片的最小分辨率为 ，最高采样率可达 。最高采样率下 有效位达到 比特，总功耗 。 关键词 模数转换器（ ），全并行， ，超高速 引言 整体结构 随着无线网络技术、数字信号处理技术、计算机 对比各种 结构发现，全并行结构速度最 技术和高速数据采集技术的不断发展，对信号处理 快，因而，全并行结构成为超高速 设计中常采 速度的要求越来越高。第四代移动通信、无线局域 用的结构。图 为本文设计的全并行结构 的 网和短距离无线通信等系统应用已将数据传输速度 整体框图。该 的输入信号和参考电压直接通 的目标定在 ［ ］。这样，每秒千兆取样率（ 过三级前置放大器进行放大，然后通过超高速比较 ， ）的模拟数字转换器（ 器锁存比较并输出温度计码，前置放大器和比较器 ， ）技术就成为关键技术之 之间是利用平均终端法级联的均衡电阻网络，用以 一，它的实现在多种应用中有着重大意义。同时，采 减小整个 的非线性失真［ ］。三输入与门阵列 样率达 的 的研制对于超高速数据存储和 用以消除一阶气泡码［ ］。最后通过利用分段编码 读取设备［ ］、雷达、电子对抗等诸多高技术领域都 方法的高速二进制编码网络得到最终的 比特编码 有着非常重大的意义。 输出。 超高速 中的高速比较器、高速编码电路是 制约 速度的关键模块，同时保证较低功耗和高 速成为制约 性能的关键。目前采样率达 的 的核心技术仍掌握在国外诸如 ， 等公司手中，有些 产品甚至采用专用工艺以提 高精度和速度［ ］。本研究小组在控制较低功耗的 前提下，通过解决门限限速效应和采用分段编码方 式分别提高了比较器和编码网络的速度，最终基于 $ 工艺设计了一个精度为 比 图 全并行 整体框图 特、采样速率达 的超高速全并行 ，其总 体性能接近国际上的同类芯片，在某些方面甚至优 系统关键模块设计 于国际上的同类芯片。 超高速 的采样率达到 时，其转换精 ! 计划（ ）资助项目。