原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
毕 业 论 文（设 计）
论文（设计）题目：基于FPGA的多功能可调数字时钟
姓 名
学 号
院 系 计算机与信息工程学院
专 业 计算机科学与技术
年 级 2013级
指导教师
2015年4月26日 目 录
摘 要 1
Abstract 2
第1章 绪论 2
1.1课题研究的背景 2
1.2相关技术的发展现状 2
1.3选题研究的主要内容 3
第2章 设计要求与方案 4
2.1 设计要求 4
2.1.1 毕业设计的性质与任务 4
2.1.2 设计的基本技术要求 4
2.1.3具备功能 4
2.2 系统方案选择 4
2.2.1 设计方案 4
2.2.2 设计原理 4
2.2.3 工作原理 5
第3章 系统的硬件的设计与实现 6
3.1 电路的模块设计框图 6
3.2 所用的开发板的原理图 6
3.3 顶层模块图 7
3.4 主要模块分析与仿真 7
3.4.1 消抖模块 7
3.4.2 功能控制模块 9
3.4.3 闹钟和整点报时模块 16
3.4.4 60进制计数器 18
3.4.5 24进制计数器 20
3.4.6 1602显示模块 21
3.4.7 分频模块 27
3.4.8 星期显示模块 29
第4章 指标测试 32
4.1 测试仪器 32
4.2 硬件测试 32
4.3 软件测试 32
设计展现 33
设计总结 34
参考文献 35
附录一 LCD1602控制设置 36
致 谢 38
摘 要
近年来随着数字技术的迅速发展，各种中、大规模集成电路在数字系统、控制系统、通信网络、智能家电、智能仪器仪表、信号处理等方面都得到了广泛的应用。这就要求电子类专业的大学生要熟练掌握大规模集成电路的设计能力，以及在工程实践中的应用能力。
本次设计采用FPGA CycloneII 系列 的EP2C5T144C8芯片作为主控芯片，EPCS1作为存储芯片。本设计是用VHDL语言设计硬件电路，主要设计了核心控制模块、分频模块、计数模块、闹钟模块、按键消抖动模块、时钟设置模块、控制LCD1602显示模块等。该设计是采用24小时制，具有时、分、秒计时功能，定时功能，星期显示功能，设置闹钟和闹钟提醒功能，是一个多功能的数字钟。
关键词：
FPGA CycloneII ； LCD1602 ； EP2C5T144C8EPCS1
Abstract
In recent years, with the rapid development of digital technology, variety, large scale integrated circuit in a digital system, control system, communication network, intelligent household appliances, intelligent instrument, signal processing and other aspects have been widely applied. This requires the electronic professional students to master the design capacity of the large scale integrated circuit, as well as the application ability in engineering practice.
This design uses the EP2C5T144C8 chip FPGA of CycloneII series as the main control chip, EPCS1 as the memory chip. This design is the use of VHDL language design the hardware circuit, the main design of the core control module, frequency module, counting module, alarm clock module, button jitter elimination module, clock module, LCD1602 display control module. The design is the use of 24 hours, with time, minutes and sec
文档评论（0）