车向泉-微机原理及接口技术-chap02.pptxVIP

下载本文档

28
0
约8.1千字
约 91页
2018-01-15 发布于浙江
举报
版权申诉

车向泉-微机原理及接口技术-chap02.pptx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

微机原理及接口技术第2章 16/32位微处理器2.18086/8088 CPU2.1 8086/8088 CPU 2.1.1 8086/8088 CPU的特点2.1 8086/8088 CPU 2.1.1 8086/8088 CPU的特点1978年，8086第一代16位微处理器。第一次将流水线思想引进微处理器：指令级流水。存储器分段管理机制引入处理器，扩大寻址能力。只有整数运算指令。可配套数值协处理器8087、输入/输出协处理器8089，具备较强大计算能力和I/O处理能力。1979年推出8088，8位外部数据总线，兼容丰富的8位配套器件， 8088内部结构与8086基本相同。基于8088微处理器的IBM PC-XT以及兼容系统。2.1 8086/8088 CPU 2.1.2 8086 CPU引线及其功能电源引脚地址、数据线时钟、复位中断最小模式/最大模式2.1 8086/8088 CPU 2.1.2 8086 CPU引线及其功能电源引脚地址、数据线时钟、复位中断最小模式/最大模式2.1 8086/8088 CPU 2.1.2 8086 CPU引线及其功能最小/最大模式下功能相同的其它引脚：高字节数据选择准备好信号测试信号（WAIT 指令）2.1 8086/8088 CPU 2.1.2 8086 CPU引线及其功能BHE A0操作所用数据线0 0从偶地址开始读/写一个字AD15～AD00 1从奇地址读/写一个字节AD15～AD81 0从偶地址读/写一个字节AD7～AD01 1无效无2.1 8086/8088 CPU 2.1.2 8086 CPU引线及其功能最小模式下的引脚：总线读写控制中断应答总线请求2.1 8086/8088 CPU 2.1.2 8086 CPU引线及其功能最大模式下的引脚：总线读写控制（8288译码输入）总线请求总线封锁指令预取队列状态2.1 8086/8088 CPU 2.1.3 8088 CPU的引线电源引脚地址、数据线时钟、复位中断最小模式/最大模式2.1 8086/8088 CPU 2.1.3 8088 CPU的引线电源引脚地址、数据线时钟、复位中断最小模式/最大模式2.1 8086/8088 CPU 2.1.3 8088 CPU的引线最小/最大模式下功能相同的其它引脚：准备好信号测试信号（WAIT 指令）2.1 8086/8088 CPU 2.1.3 8088 CPU的引线最小模式下的引脚：总线读写控制中断应答总线状态总线请求2.1 8086/8088 CPU 2.1.3 8088 CPU的引线IO/M，DT/R，SSO 的状态编码IO/MDT/RSSO性能100中断响应101读 I/O 端口110写 I/O 端口111暂停000取指001读存储器010写存储器011无作用2.1 8086/8088 CPU 2.1.3 8088 CPU的引线最大模式下的引脚：总线读写控制（8288译码输入）总线请求总线封锁指令预取队列状态2.1 8086/8088 CPU总结：8088 VS 8086指令预取队列：4 Bytes ? 6 BytesAD7～AD0AD15～AD0 ? 总线传递数据速度快8088：SSO8086：BHE/S78088：IO/M8086：M/IO2.1 8086/8088 CPU2.1.6 典型时序分析基本概念时钟周期：CPU处理动作的最小单位总线周期：存储器读写、I/O读写、中断响应指令周期：取指＋执行为什么要研究时序了解CPU工作时各引脚信号的相对时间关系： CPU与存储器、I/O等的时序配合深入了解指令的执行过程实时控制：精确计算程序运行时间典型8086/8088时序分析2.1 8086/8088 CPU2.1.6 典型时序分析：内存读时序T1T2T3T4CLKA19/S6～A16/S3地址输出状态输出注：BHE/S780888086共有A15～A8地址输出AD7～AD0地址输出数据输入AD15～AD0ALEIO/MM/IORD获得数据DT/RDENXReady2.1 8086/8088 CPU2.1.6 典型时序分析：内存读时序T1T2T3T4CLK注：地址输出状态输出A19/S6～A16/S38088时序A15～A8地址输出地址输出数据输入AD7～AD0ALEIO/MRD获得数据DT/RDENXReady2.1 8086/8088 CPU2.1.6 典型时序分析：内存读时序TWT4T1T2T3T4CLK地址输出状态输出A19/S6～A16/S3A15～A8地址输出地址输出数据输入AD7～AD0ALEIO/MRD获得数据获得数据DT/RDENXRea