数字电子技术期末试卷A.doc

《数字电子技术》课程考试试卷 （A卷）适用年级专业 电子、通信、自动化、建筑智能 考试方式 闭卷 考试时间 120 分钟 学院 专业 班级 学号 姓名 题 号 一 二 三 四 五 六 七 八 九 十 总分 阅卷 教师 得 分 填空题：（每空1分，共10分） 得 分 1、数制转换：(11.01101)B =( )H=( )D ； (1002.45)D=( )H＝（ )B。 2、写出下列带符号位二进制数（最高位为符号位）的补码。 B的补码为（ ）B，B的补码为（ ）B。 3、对于一个8位A/D转换器，若最小输出电压增量为0.02V，当输入代码时，输出电压VO为（ ）V，若其分辨率用百分数表示，则应为（ ）。 4、一个有8192个存储单元的RAM，每个字是8位，此存储器有（ ）个字，有（ ）根地址线。 得 分 将下列逻辑函数化简为最简“与或”式(每小题5分，共10分) （1）Y= AC(C’D+A’B)’+BC((B’+AD)’+CE)’ （2）Y(A,B,C,D)=∑m（2，3，7，8，11，14）+d（0，5，10，15） 得 分 三、电路如下图所示，输入信号分别为A和B，试根据其输入的波形，画出对应的输出Y1，Y2，Y3和Y4的波形（忽略门的延迟时间。（ 每小题2分，共8分）。 得 分 四、试用双4选1数据选择器74HC153(逻辑符号如下图所示)产生逻辑函数： Z=AB’C’+AB’C+A’B’C。（共6分） 得 分 五、三八译码器应用（1小题6分，2小题4分，共10分）。 1）用3线-8线译码器74HC138（逻辑符号如下图所示）和与非门电路设计一个能产生如下多输出逻辑函数的逻辑电路。 Y1=A’C’ Y2=A’B’C+A’BC’+ABC Y3=B’C’+ABC’ 2）试用两片74HC138接成的4线－16线译码器，要求画出逻辑图。 得 分 六、试分析下图所示电路。要求：1、写出触发器的驱动方程、状态方程和输出方程；2、画出状态转换图，并指出逻辑功能。设各触发器初态为0。（第1小题6分，第2小题8分，共14分） 得 分 七、图a是一个NE555定时器构成的多谐振荡器。1）试计算其振荡频率； 2）假设振荡频率f=120kHz，试用十进制计数器74LS160在其输出端搭接一分频器，使电路产生频率为2kHz的方波。（提示：74LS160的逻辑符号给出如图b，74LS160的功能表如表1所示，分频器要求采用反馈清零的方法构建）。 （1小题5分，2小题8分，共13分） 表1 74LS160功能表 R’d LD’ EP ET CP 功能 0 X X X X 清零 1 0 X X 置数 1 1 1 1 计数 1 1 0 1 X 保持 1 1 1 0 X 保持 得 分 八、 某逻辑函数的真值表给出如下，表中A、B、C、D为输入，F为输出，试用与非门实现之。要求所用门及输入端数最少。（共8分） A B C D F 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 得 分 九、试用2-4译码器和若干片6264 SRAM芯片（8K×8）构成一个32K×8位的存储器系统，画出其逻辑图。（6分） 得 分 十、设计一个7进制8421码同步加法计数器。要求：用最少的JK边沿触发器和少量的与非门实现。（共15分） 08级数电考试（A）评分标准 填空题（每空1分，共10分） 逻辑函数化简（每小题5分，共10分） 化简结果部分对，记2分，全对，记5分。 卡诺图画对，记1分；卡诺图填对，记1分；卡诺圈及其化简结果对1个，记1分。 （每图2分，共8分） 波形图画对每个记2分；若图画错，而逻辑表达式正确每个记1分。 用双4选1实现组合逻辑函数（共6分） 方法一：用4选1实现。逻辑表达式正确，记2分；A、B、C及数据端标对，记2分；输出端及相关使能端标对，记2分。 方法二：用8选1实现。逻辑表达式正确，记2分；A、B、C及数据端