数电课设-研发设计并仿真自动打铃系统.docVIP

数子电子课程实验报告 设计并仿真自动打铃系统 目??????录 　 一、设计任务和基本要求………………………………3 二、设计方案 …………………………………………3 三、单元设计 …………………………………………7 四、组装、调试、记录 ………………………………12 五、总逻辑图 …………………………………………12 六、元器件清单 ……………………………………14 七、改进设想 ………………………………………14 电子技术课程设计正文 一、课程设计任务和基本要求: 1.设计任务 采用中规模集成电路设计一个可以自动打铃的系统。 2. 基本要求 （1）具有显示小时和分钟的时钟功能。 （2）具有自动打铃功能（在8：30、9：15、9：25、10：10、10：30、11：15、11：25、12：10等8个时刻打铃，铃响30秒）。 （3）当电路发生走时误差时，要求电路具有校时功能。 （4）具有手动设置定时的功能。 （5）结构简单。 二、设计方案： 1.方案一 原理框图如2.1所示： 此方案的设计思路是，用移位寄存器事先储存八个时间点，每个时间点为十六位二进制代码，这八个时间点可依次滚动循环输出。然后将输出的时间信号与时钟的小时和分钟信号用十六位比较器进行比较。当寄存器中输出的时间与时钟显示的时间正好吻合时，比较器输出相等的信号，启动蜂鸣器和指示灯。30秒后，由30秒的特征值和比较器相等的信号共同控制寄存器的使能端，使之滚动，输出下一个时间点。以此循环，实现自动报时打铃的功能。（详细原理见三、四、五、六部分） 此方案可任意预置八个时间点，使用范围广。但器件相对较多，结构复杂。 2.方案二 原理框图如2.2所示： 此方案的设计思路是，通过判断下一次打铃距上一次打铃的时间间隔来报时。这八个时间点的时间间隔依次是45、10、45、20、45、10、45分钟。用45进制、10进制、20进制计数器来控制响铃的间隔时间。它们的输出端接入四选一的数字选择器，数字选择器输出选中的计数器的信号。当计数器计到45分或10分或20分钟时开启响铃系统来报时。数字选择器的控制端用四个四位寄存器控制（如图2.3），可事先预置不同的时间间隔出现的次序。然后依次滚动输出所需的控制信号。 首先将打铃的初始时间信号预置到比较器中，在寄存器中存入如表2.4所示代码。当时钟信号与预置的初始信号相同时，打铃，同时开启45进制计数器，计时。此时数字选择器的控制端为00，输出45进制计数器输出的信号。当计时45分钟后，打铃，同时所有计数器重新计时。寄存器的使能端S0S1=01如图2.5所示，寄存器左滚动，输出下一个代码01.数字选择器输出10进制计数器产生的信号。这样反复重复，当寄存器输出第七个信号也就是最后一个信号后滚动到11，使能端S0S1=01，再次翻滚到00，重新循环。 此方案所需元器件比方案一少，但只能间隔固定的时间打铃，且各部分间的级联较复杂。 3.方案三： 原理框图如图2.6所示 此方案的设计思路是，用两个十六进制比较器将打铃的初始时间信号和终止时间信号分别与时钟信号做比较。当初始信号与时钟信号相等时打铃，同时开启1000进制计数器，开始计时，分别在计时45，55，100，120，165，175，220时用这些数字的特征值控制打铃。当最后一次打铃时，终止时间比较器控制计数器停止计时。两个比较器和计数器的连线图如图2.7所示 图2.7方案三主要部件连线图 图2.8是初始时间为8：30，终止时间为12：10分的计时状态。 （a） （b） （c） （d） 图2.8 初始时间为8：30，终止时间为12.10的计时状态图 三、方案一单元设计: 1.秒脉冲信号发生器 秒脉冲信号发生器由555定时器构成，该信号源的参数计算： 所以参数设为Vs=5V，F=1Hz，R1=47k，R2=47k，C=10uf，Cf=10pf。 用示波器观察发现，用555信号发生器输出的信号不是标准的数字信号，所以用74132N的施密特触发器对信号进行整合后输出。如图3.1所示。 图3.1秒脉冲信号发生器 2.时钟 时钟的秒、分用60进制计数器计时，小时用24进制计数器计时。然后将三个计数器级联，分别译码显示，构成一个秒分时的数字时钟。计数器的CP由上述脉冲信号发生器提供，频率为1秒。 1）60进制计数器 六十进制计数器由两片74LS160十进制计数器构成，采用整体置数法实现。如图3.2 所示。首先将两片计数器以并行方式连成一个一百进制的计数器，即个位的进位输出与十位的ET、EP相连。当十位片计数状态为Q3Q2Q1Q0=0110、个位片计数状态为Q3Q2Q1Q0