EDA潘松课后答案补充(第九章以后).docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA潘松课后答案补充(第九章以后)

三、简答题 1、实体说明中端口模式有哪些?说明端口模式OUT,INOUT和BUFFER.有何异同? 实体说明中端口模式有:IN OUT INOUT BUFFER. IN 含义:输入 OUT 含义:输出 但在构造体内部不使用 INOUT 含义:说明该端口是双向的,可以输出也可以输入 BUFFER 含义:说明该端口可以输出信号且在构造体内部可以使用该输出信号。 2、VHDL语言中有四个数据类型:BIT、STD_LOGIC、BIT_VECTOR、STD_LOGIC_VECTOR,它们有什么不同? BIT和BIT_VECTOR是标准数据类型,只包含0和1两种状态; STD_LOGIC和STD_LOGIC_VECTOR是上两种类型的补充,有9种状态; BIT_VECTOR类型对象可以用二进制、十进制、八进制和十六进制方式赋值,STD_LOGIC_VECTOR类型对象只能用十六进制方式赋值; 使用STD_LOGIC和STD_LOGIC_VECTOR定义对象时,必须加入IEEE库和包集合STD_LOGIC_1164的说明。 3、VHDL中有哪三种数据对象(客体)?详细说明他们的功能特点以及使用方法。 主要包括三种数据对象:信号,变量,常数。其中常数是一个固定的值,常数说明就是对某一常数名赋予一个固定的值,其格式为:CONSTANT常数名:数据类型:=表达式; 一旦赋值不能改变;变量只能在进程语句,块语句,函数语句和过程语句结构中使用,是局部量,其赋值立即生效且赋值时不能产生附加延时,其格式为:VARIABLE 变量名:数据类型 约束条件 :=表达式;信号是电子电路内部硬件连接的抽象可以产生附加延时,其格式为:SIGNAL 信号名:数据类型 约束条件:=表达式;数据对象是可以被赋值的对象。 4、信号和变量在描述和使用时有哪些主要区别? 信号赋值采用“=”而变量赋值采用“:=”变量赋值立即生效而信号赋值语句和实际赋值过程是分开的,变量赋值不可产生附加延时而信号可以。 5、判断下列标示符是否合法,如果有误指出原因: 16#OFA#,10#12F#,8#7989#,8#356#,2#0101010#,74HC245,\74HC574\,CLR/RESET, \IN,4/SCLK\,D100% 16#OFA# 10#12F# 8#7989# 8#356# 2#0101010# 以上不合法,不能以数字开头和存在#符号。74HC245 不能应用数字开头,\74HC574\作为扩展标志合法,CLR/RESET含/ 字符和不能以关键字为标志符。 6、在以下的数据类型中,VHDL综合器支持哪些类型? STRING, TIME, REAL, BIT VHDL支持BIT类型,其他属于用户定义的数据类型不能综合 7、表达式C=A+B中A,B和C都是STD_LOGIC-VECTOR,是否能直接进行加法运算? 不能直接进行加法运算,必须用转换函数CONV_INTEGER(A)转换为整形后再相加。 8、能把任意一种进制的值向一整数类型的数据对象赋值吗?如果能,怎样做? 不能直接赋值,必须转换类型,把非十进制转换为十进制后再进行赋值。 9、数据类型BIT,INTEGER和BOOLEAN分别定义在那个库中?哪些库和程序包总是可见的? BIT定义在IEEE库中,INTEGER和BOOLEAN定义在STD库中,除了STD库和WORK库外,IEEE库面向ASIC的库和用户自定义的库及其中的包集合 10、回答有关BIT和STD_LOGIC数据类型的问题: (1) 解释BIT和STD_LOGIC的区别。 (2) 对于逻辑操作应使用哪种类型? (3) 关系操作的结果为哪种类型? (1)BIT类型表示方法用字符0或1为一个位的两种取值,可用来描述系统中总线的值,而BOOLEAN类型具有两种状态“真”或“假”,没有数值意义,也不能进行算术运算,但能进行关系运算。他常用来表示信号量的状态或者总线情况,一般这类出具的初始值为FALSE(2)逻辑操作数应用BIT类型(3)关系操作的结果为BOOLEAN类型。 11、VHDL有哪几类主要运算,在一个表达式中有多种运算符时应按怎样的标准进行运算? VHDL主要有四类运算:逻辑运算,关系运算。算数运算,并置运算。表达式中有多种运算符时,应由优先级高的操作符向优先级低的操作符进行运算。当一个语句中存在两个以上同优先级逻辑表达式时,由括号决定顺序。 、利用VHDL进行数字系统设计的主要优点有哪些? 覆盖面广,描述能力强,是一个多层次的硬件描述语言 具有良好的可读性,既可以被计算机接受,也容易被人们所理解。 可以被不同的工具支持,移植性很强。 VHDL的硬件描述与工艺技术无关,生命周期长。 4、简述

文档评论(0)

xcs88858 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8130065136000003

1亿VIP精品文档

相关文档