电子齐纳二极管轨到轨运算放大器设计.docVIP

电子齐纳二极管 轨到轨运算放大器设计报告 姓名： 学号： 指导教师： 一 摘要 本次设计采用SMIC 0.18工艺，本文档分析了电子齐纳二极管Rail to Rail运放工作原理。根据设计指标完成了电路所有参数的设计，最后给出了电路的前仿结果，版图信息和后方结果。 电路结构 图1 齐纳二极管轨到轨运放电路拓扑结构 （1）输入级结构分析 图2 电子齐纳管轨到轨输入级 由于齐纳二极管一旦被击穿，尽管反向电流急剧增大，但PN结两端的电压Vz几乎可以维持不变。一个MOST无法实现与之同样的尖锐的拐角，但是增加一些MOST可以在一定程度上使拐角尖锐些，称为电子齐纳二极管。 如图所示，当共模电平在电源轨或者地轨时，差分互补输入管只有NMOS（或PMOS）工作，只要通过偏置使上下尾电流保持一致，通过设定管子的宽长比，可以使两种情况下增益相等。当共模电平变化到使两个输入差分对管都同时导通时，要使轨到轨输入级在共模电平变化时跨导恒定，即 若通过设置N管和P管宽长比使 则 由于Vtn与Vtp基本保持不变 则： 所以引入M9~M14组成电子齐纳二极管。M9与M10为两个互补的二极管链接的MOS管，决定了齐纳电压Vz，他们的宽长比分别于输入晶体管的宽长比相同，M15的宽长比是M14的8倍。M11流过了了一部分尾电流，所以流过M11的电流等于流过M19的电流，因为M15和M17有同样的矿场比，流过二极管链接管的电流就是一个常数。所以，落在这两个二极管上的压降就保持了恒定。M13的作用限制M14的漏电压。若输入共模电平很大，M14的漏电压超过一个特定的值时，被特定电压偏置的M13就会导通然后传输M14的电流到NMOS输入对的尾电流。若没有M13，当共模电平接近一个电源轨时，则M14的漏电压就会很接近电源电压。这时M4会增加尾电流中的电流，会导致输入管的跨导变化很大。 （2）输出级分析 输出级根据项目要求采用AB类输出级，其电路拓扑结构如下： 图3 采用AB类结构的输出级电路 对于NMOS管，电路中蓝线部分(MC12，M2，MC15和MC16)构成跨导线性环路； 满足如下关系式： 对于PMOS管，电路中红线部分(MC11，M1，M14和M13)也构成跨导线性环路； 满足如下关系式： 这两个环路为保证AB类的输出提供了稳定的偏置。 三．设计指标 设计指标 带宽最大化 工艺 0.18 um或0.13um工艺 负载电容 = 10 pF 共模输入电压 [VSS,VDD] 输出动态范围 [0.1(VDD-VSS),0.9(VDD-VSS)] 静态功耗 ( 2mW 开环直流增益 ( 80 dB 单位增益带宽 Maximize 相位裕量 ( 60 degree 转换速率 ( 30 V/us 共模抑制比 ( 60dB 负电源抑制比 ( 80dB 四．原理分析 1.直流分析 (1)总功耗 该电路的总功耗为各个支路电流之和。主要的电流部分消耗在第一级差分输入，两个Cascode支路及输出级的支路上。 (2)共模输入电压范围 由于采用了并联的NMOS及PMOS输入差分对，输入共模电压范围可达到轨到轨，即： 输出动态范围 考虑到输出级的PMOS及NMOS管可以工作在线性区(极端情况下)，且负载为电容，故输出动态范围为轨到轨，即 2.交流分析 (1)开环直流电压增益 参照图1及图3，可知，整体电路的第一级为folded cascade结构，其小信号电压增益为，其中为输入管的跨导，为第一级的输出阻抗，其大小为。第二级为共源放大电路，其小信号电压增益为，其中。 故电路的总增益为。 (2)单位增益带宽 由于是两级放大电路，并且输入级采用了cascode结构，故补偿方式为cascode密勒补偿。单位增益带宽为。 (3)相位裕度 显然，该电路的次级点为。为满足相位裕度的要求，应将次级点设计在2GBW以外。 (4)转换速率 分析两级运放电路，可知限制电路转换速率的因素包括电路内部节点和外部节点。其中内部转换速率为，外部转换速率为。故整个电路的转换速率为： 五、电路设计及仿真 本次设计采用SMIC 0.18um工艺实现，电源电压1.8V。利用Candence的Virtuoso软件编辑原理图及版图，下面给出电路图及testbench电路及仿真结果。 直流特性 （1）静态功耗： 通过dc仿真得到电路的静态电流为1.1mA。满足设计要求。 （2）第一级