zQuartusII下的-38译码器练习.docVIP

下载本文档

289
0
约小于1千字
约 6页
2018-01-16 发布于河南
举报
版权申诉

zQuartusII下的-38译码器练习.doc

1、本文档共6页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

zQuartusII下的-38译码器练习

二. 3-8译码器设计练习 1 与D触发器设计相似，先为工程新建文件夹。新建Verilog文件，输入程序代码并保存，文件名与module模块名相同。 2 利用新建工程向导，建立工程。并设置要产生的烧写文件类型。 3 进行分析综合，无错误后，全程编译。 4 新建波形仿真文件，并加入仿真信号，设置输入信号值。 5 针对开发板系统分配程序输入输出信号对应的引脚。重新适配并全程编译。 6 连接开发板系统与电脑，烧写配置文件。与D触发器实验相似，有2种烧写方式。 7 拿掉下载线，观察硬件实验结果。 ************************************************************************ 设置输入信号加入要仿真观察的信号 JTAG烧写方式，烧写到FPGA器件； AS 烧写方式，烧些到专用配置芯片EPCS1